

CONSOLIDATED VERSION

VERSION CONSOLIDÉE



**Digital addressable lighting interface –
Part 101: General requirements – System components**

**Interface d'éclairage adressable numérique –
Partie 101: Exigences générales – Composants de système**



THIS PUBLICATION IS COPYRIGHT PROTECTED

Copyright © 2018 IEC, Geneva, Switzerland

All rights reserved. Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or IEC's member National Committee in the country of the requester. If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication, please contact the address below or your local IEC member National Committee for further information.

Droits de reproduction réservés. Sauf indication contraire, aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de l'IEC ou du Comité national de l'IEC du pays du demandeur. Si vous avez des questions sur le copyright de l'IEC ou si vous désirez obtenir des droits supplémentaires sur cette publication, utilisez les coordonnées ci-après ou contactez le Comité national de l'IEC de votre pays de résidence.

IEC Central Office
3, rue de Varembe
CH-1211 Geneva 20
Switzerland

Tel.: +41 22 919 02 11
info@iec.ch
www.iec.ch

About the IEC

The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes International Standards for all electrical, electronic and related technologies.

About IEC publications

The technical content of IEC publications is kept under constant review by the IEC. Please make sure that you have the latest edition, a corrigenda or an amendment might have been published.

IEC Catalogue - webstore.iec.ch/catalogue

The stand-alone application for consulting the entire bibliographical information on IEC International Standards, Technical Specifications, Technical Reports and other documents. Available for PC, Mac OS, Android Tablets and iPad.

IEC publications search - webstore.iec.ch/advsearchform

The advanced search enables to find IEC publications by a variety of criteria (reference number, text, technical committee,...). It also gives information on projects, replaced and withdrawn publications.

IEC Just Published - webstore.iec.ch/justpublished

Stay up to date on all new IEC publications. Just Published details all new publications released. Available online and also once a month by email.

Electropedia - www.electropedia.org

The world's leading online dictionary of electronic and electrical terms containing 21 000 terms and definitions in English and French, with equivalent terms in 16 additional languages. Also known as the International Electrotechnical Vocabulary (IEV) online.

IEC Glossary - std.iec.ch/glossary

67 000 electrotechnical terminology entries in English and French extracted from the Terms and Definitions clause of IEC publications issued since 2002. Some entries have been collected from earlier publications of IEC TC 37, 77, 86 and CISPR.

IEC Customer Service Centre - webstore.iec.ch/csc

If you wish to give us your feedback on this publication or need further assistance, please contact the Customer Service Centre: sales@iec.ch.

A propos de l'IEC

La Commission Electrotechnique Internationale (IEC) est la première organisation mondiale qui élabore et publie des Normes internationales pour tout ce qui a trait à l'électricité, à l'électronique et aux technologies apparentées.

A propos des publications IEC

Le contenu technique des publications IEC est constamment revu. Veuillez vous assurer que vous possédez l'édition la plus récente, un corrigendum ou amendement peut avoir été publié.

Catalogue IEC - webstore.iec.ch/catalogue

Application autonome pour consulter tous les renseignements bibliographiques sur les Normes internationales, Spécifications techniques, Rapports techniques et autres documents de l'IEC. Disponible pour PC, Mac OS, tablettes Android et iPad.

Recherche de publications IEC - webstore.iec.ch/advsearchform

La recherche avancée permet de trouver des publications IEC en utilisant différents critères (numéro de référence, texte, comité d'études,...). Elle donne aussi des informations sur les projets et les publications remplacées ou retirées.

IEC Just Published - webstore.iec.ch/justpublished

Restez informé sur les nouvelles publications IEC. Just Published détaille les nouvelles publications parues. Disponible en ligne et aussi une fois par mois par email.

Electropedia - www.electropedia.org

Le premier dictionnaire en ligne de termes électroniques et électriques. Il contient 21 000 termes et définitions en anglais et en français, ainsi que les termes équivalents dans 16 langues additionnelles. Egalement appelé Vocabulaire Electrotechnique International (IEV) en ligne.

Glossaire IEC - std.iec.ch/glossary

67 000 entrées terminologiques électrotechniques, en anglais et en français, extraites des articles Termes et Définitions des publications IEC parues depuis 2002. Plus certaines entrées antérieures extraites des publications des CE 37, 77, 86 et CISPR de l'IEC.

Service Clients - webstore.iec.ch/csc

Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions contactez-nous: sales@iec.ch.

CONSOLIDATED VERSION

VERSION CONSOLIDÉE



**Digital addressable lighting interface –
Part 101: General requirements – System components**

**Interface d'éclairage adressable numérique –
Partie 101: Exigences générales – Composants de système**

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

ICS 29.140.50; 29.140.99

ISBN 978-2-8322-5753-1

Warning! Make sure that you obtained this publication from an authorized distributor. Attention! Veuillez vous assurer que vous avez obtenu cette publication via un distributeur agréé.
--

REDLINE VERSION

VERSION REDLINE



**Digital addressable lighting interface –
Part 101: General requirements – System components**

**Interface d'éclairage adressable numérique –
Partie 101: Exigences générales – Composants de système**

CONTENTS

FOREWORD	7
INTRODUCTION	9
1 Scope	10
2 Normative references	10
3 Terms and definitions	10
4 General	15
4.1 Purpose	15
4.2 Version number	15
4.3 System structure and architecture	16
4.4 System information flow	16
4.5 Command types	17
4.6 Bus units	17
4.6.1 Transmitters and receivers in bus units	17
4.6.2 Control gear	18
4.6.3 Input device	18
4.6.4 Single master application controller	18
4.6.5 Multi-master application controller	19
4.6.6 Sharing an interface	19
4.7 Bus power supply and load calculations	20
4.7.1 Current demand coverage	20
4.7.2 Maximum signal current compliance	20
4.7.3 Simplified system calculation	20
4.8 Wiring	20
4.8.1 Wiring structure	20
4.8.2 Wiring specification	20
4.9 Insulation	21
4.10 Earthing of the bus	21
4.11 Power interruptions at bus units	21
4.11.1 Different levels of power interruptions	21
4.11.2 Short power interruptions of external power supply	21
4.11.3 External power cycle	22
4.11.4 Short interruptions of bus power supply	22
4.11.5 Bus power down	22
4.11.6 System start-up timing	22
5 Electrical specification	24
5.1 General	24
5.2 Marking of the interface	24
5.3 Capacitors between the interface and earth	24
5.4 Signal voltage rating	24
5.5 Signal current rating	25
5.6 Marking of bus powered bus unit	25
5.7 Signal rise time and fall time	26
6 Bus power supply	27
6.1 General	27
6.2 Marking of the bus power supply terminals	27
6.3 Capacitors between the interface and earth	27

6.4	Voltage rating	27
6.5	Current rating.....	28
6.5.1	General current rating.....	28
6.5.2	Single bus power supply current rating	28
6.5.3	Integrated bus power supply current rating	28
6.5.4	Dynamic behaviour of the bus power supply	28
6.6	Bus power supply timing requirements	30
6.6.1	Short power supply interruptions.....	30
6.6.2	Short circuit behaviour	30
7	Transmission protocol structure	31
7.1	General.....	31
7.2.1	Start bit and data bit encoding	31
7.2	Bit encoding.....	31
7.2.2	Stop condition encoding	31
7.3	Frame description	31
7.4	Frame types.....	32
7.4.1	16 bit forward frame.....	32
7.4.2	24 bit forward frame.....	32
7.4.3	Reserved forward frame	32
7.4.4	Backward frame.....	32
7.4.5	Proprietary forward frames	32
8	Timing	33
8.1	Transmitter timing	33
8.1.1	Transmitter bit timing	33
8.1.2	Transmitter frame sequence timing	33
8.2	Receiver timing	34
8.2.1	Receiver bit timing	34
8.2.2	Receiver bit timing violation	35
8.2.3	Receiver frame size violation	36
8.2.4	Receiver frame sequence timing	36
8.2.5	Reception of backward frames.....	37
8.3	Multi-master transmitter timing.....	37
8.3.1	Multi-master transmitter bit timing.....	37
8.3.2	Multi-master transmitter frame sequence timing.....	37
9	Method of operation.....	38
9.8	Dealing with frames and commands	38
9.8.1	General	38
9.8.2	Frame received or rejected	39
9.8.3	Frame accepted or ignored	39
9.8.4	Command accepted or ignored	39
9.8.5	Command executed or discarded.....	39
9.1	Collision avoidance, collision detection and collision recovery	40
9.1.1	General	40
9.1.2	Collision avoidance.....	40
9.1.3	Collision detection	40
9.1.4	Collision recovery	42
9.2	Transactions	43
9.3	Send-twice forward frames and send-twice commands	43

9.4	Command iteration.....	44
9.5	Usage of a shared interface	44
9.5.1	General	44
9.5.2	Backward frames	45
9.5.3	Forward frames	45
9.6	Use of multiple bus power supplies	45
9.7	Command execution	45
10	Declaration of variables	45
11	Definition of commands	46
12	Test procedures	46
12.1	General notes on test.....	
12.1.1	Abbreviations.....	
12.1.2	Ambient temperature	
12.1.3	External power supply voltage and frequency	
12.1.4	Measurement requirements	
12.1.5	Test signal generators and bus voltage sources	
12.1.6	Deviation from documentation	
12.1.7	Test setup	
12.1.8	Notation.....	
12.2	General interface tests.....	
12.2.1	Label and literature check.....	
12.2.2	Interface marking check.....	
12.2.3	Bus powered bus unit marking check.....	
12.2.4	Bus power supply marking check.....	
12.2.5	Insulation test.....	
12.2.6	Capacitor check.....	
12.3	Bus power supply tests	
12.3.1	Voltage rating test	
12.3.2	Voltage rise time test	
12.3.3	Current rating test.....	
12.3.4	Dynamic behaviour test	
12.3.5	Power on open circuit test	
12.3.6	Power on timing test.....	
12.3.7	Power supply short interruptions test	
12.3.8	Power supply short circuit test.....	
12.3.9	Power supply current consumption test.....	
12.4	Control device tests	
12.5	Control gear tests	
Annex A (informative)	Background information for systems	70
A.1	Wiring information.....	70
A.2	System architectures	71
A.2.1	General	71
A.2.2	Single master architecture	71
A.2.3	Multi-master architecture with one application controller	72
A.2.4	Multi-master architecture with more than one application controller	73
A.2.5	Multi-master architecture with integrated input device	74
A.2.6	Multi-master architecture with integrated input device and power supply.....	75
A.3	Collision detection	76

A.4	Timing definition explanations	77
A.4.1	General	77
A.4.2	Receiver timing.....	77
A.4.3	Transmitter timing	77
A.4.4	Grey areas	78
A.5	Maximum current consumption calculation explanation	78
A.5.1	Single bus power supply	78
A.5.2	Multiple bus power supplies	79
A.5.3	Redundant bus power supplies	80
A.6	Communication layer overview.....	81
A.6.1	General	81
A.6.2	Physical layer	81
A.6.3	Data link layer	81
A.6.4	Network layer	81
A.6.5	Transport layer	82
A.6.6	Session layer.....	82
A.6.7	Presentation layer	82
A.6.8	Application layer.....	82
A.7	Effects on combining version number 1 and version number 2.y devices.....	82
	Bibliography.....	83
	Figure 1 – IEC 62386 graphical overview	9
	Figure 2 – System structure example	16
	Figure 3 – Communication between bus units (example).....	17
	Figure 4 – Example of a shared interface	19
	Figure 5 – Start up timing example	23
	Figure 6 – Maximum signal rise and fall time measurements	26
	Figure 7 – Minimum signal rise and fall time measurements.....	27
	Figure 8 – Bus power supply current behaviour.....	29
	Figure 9 – Bus power supply voltage behaviour	30
	Figure 10 – Frame example	31
	Figure 11 – Bi-phase encoded bits.....	31
	Figure 12 – Bit timing example.....	33
	Figure 13 – Settling time illustration	33
	Figure 14 – Receiver timing decision example	35
	Figure 15 – Collision detection timing decision example.....	42
	Figure 16 – Collision recovery example.....	43
	Figure 17 – Current rating test signal	44
	Figure 18 – Dynamic behaviour test setup	45
	Figure 19 – Dynamic behaviour test signal.....	46
	Figure 20 – Dealing with frames and commands	39
	Figure A.1 – Single master architecture example	72
	Figure A.2 – Multi-master architecture example with one application controller	73
	Figure A.3 – Multi-master architecture example with two application controllers.....	74
	Figure A.4 – Multi-master architecture example with integrated input device	75

Figure A.5 – Multi-master architecture example with integrate input device and bus power supply	76
Figure A.6 – Collision detection timing diagram.....	77
Figure A.7 – Transmitter and receiver timing illustration.....	78
Figure A.8 – Bus power supply current values.....	79
Figure A.9 – Current demand coverage.....	79
Figure A.10 – Combination of 4 bus power supplies	80
Figure A.11 – Redundant bus power supplies	80
Table 1 – System components	16
Table 2 – Transmitters and receivers in bus units	18
Table 3 – Power-interruption timing of external power.....	21
Table 4 – Power-interruption timing of bus power.....	21
Table 5 – Short power interruptions	22
Table 6 – Start-up timing.....	23
Table 7 – System voltage levels.....	24
Table 8 – Receiver voltage levels	25
Table 9 – Transmitter voltage levels	25
Table 10 – Current rating	25
Table 11 – Signal rise and fall times	26
Table 12 – Bus power supply output voltage	28
Table 13 – Bus power supply current rating	28
Table 14 – Bus power supply dynamic behaviour	29
Table 15 – Short circuit timing behaviour	30
Table 16 – Transmitter bit timing.....	33
Table 17 – Transmitter settling time values	34
Table 18 – Receiver timing starting at the beginning of a logical bit	35
Table 19 – Receiver timing starting at an edge inside of a logical bit	35
Table 20 – Receiver settling time values	36
Table 21 – Multi-master transmitter bit timing.....	37
Table 22 – Multi-master transmitter settling time values.....	38
Table 23 – Checking a logical bit, starting at an edge at the beginning of the bit.....	41
Table 24 – Checking a logical bit, starting at an edge inside the bit	41
Table 25 – Collision recovery timing	42
Table 26 – Transmitter command iteration timing	44
Table 27 – Receiver command iteration timing.....	44
Table 28 – Function call keywords	45
Table 29 – Defined operators.....	46
Table A.1 – Maximum cable length	71
Table A.2 – OSI layer model of IEC 62386.....	81
Table A.3 – Effects on combining version number 1 and version number 2.y devices	82

INTERNATIONAL ELECTROTECHNICAL COMMISSION

DIGITAL ADDRESSABLE LIGHTING INTERFACE –

Part 101: General requirements – System components

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

DISCLAIMER

This Consolidated version is not an official IEC Standard and has been prepared for user convenience. Only the current versions of the standard and its amendment(s) are to be considered the official documents.

This Consolidated version of IEC 62386-101 bears the edition number 2.1. It consists of the second edition (2014-11) [documents 34C/1098/FDIS and 34C/1111/RVD] and its amendment 1 (2018-05) [documents 34/418/CDV and 34/502/RVC]. The technical content is identical to the base edition and its amendment.

In this Redline version, a vertical line in the margin shows where the technical content is modified by amendment 1. Additions are in green text, deletions are in strikethrough red text. A separate Final version with all changes accepted is available in this publication.

International Standard IEC 62386-101 has been prepared by subcommittee 34C: Auxiliaries for lamps, of IEC technical committee 34: Lamps and related equipment.

This second edition constitutes a technical revision.

This edition includes the following significant technical changes with respect to the previous edition:

- a) collection of all bus timing requirements defined in IEC 62386-101:2009 and IEC 62386-102:2009 and rework of the timing requirements to facilitate the preparation of a future control devices standard, taking particular account of the requirements for multi-master systems. The 10 % tolerances have been replaced by minimum and maximum timing values;
- b) integration of multi-master timing requirements;
- c) extension of the defined forward frames;
- d) addition of wiring requirements;
- e) improvement of the bus power supply requirements;
- f) improvement of test sequences and description of the test sequences in the form of pseudo code instead of flow charts.

This Part 101 is intended to be used in conjunction with:

- Part 102, which contains general requirements for the relevant product type (control gear), and with the appropriate Part 2xx (particular requirements for control gear);
- Part 103, which contains general requirements for the relevant product type (control devices), and the appropriate Part 3xx (particular requirements for control devices).

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all parts of the IEC 62386 series, under the general title: *Digital addressable lighting interface*, can be found on the IEC website

The committee has decided that the contents of the base publication and its amendment will remain unchanged until the stability date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed,
- withdrawn,
- replaced by a revised edition, or
- amended.

IMPORTANT – The 'colour inside' logo on the cover page of this publication indicates that it contains colours which are considered to be useful for the correct understanding of its contents. Users should therefore print this document using a colour printer.

INTRODUCTION

IEC 62386 contains several parts, referred to as series. The 1xx series includes the basic specifications. Part 101 contains general requirements for system components, Part 102 extends this information with general requirements for control gear and Part 103 extends it further with general requirements for control devices.

The 2xx parts extend the general requirements for control gear with lamp specific extensions (mainly for backward compatibility with Edition 1 of IEC 62386) and with control gear specific features.

The 3xx parts extend the general requirements for control devices with input device specific extensions describing the instance types as well as some common features that can be combined with multiple instance types.

This second edition of IEC 62386-101 is ~~published~~ intended to be used in conjunction with IEC 62386-102:2014 and IEC 62386-102:2014/AMD1:— and with the various parts that make up the IEC 62386-2xx series for control gear, together with IEC 62386-103:2014 and IEC 62386-103:2014/AMD1:— and the various parts that make up the IEC 62386-3xx series of particular requirements for control devices. The division into separately published parts provides for ease of future amendments and revisions. Additional requirements will be added as and when a need for them is recognised.

The setup of the standard is graphically represented in Figure 1 below.




Figure 1 – IEC 62386 graphical overview

When this part of IEC 62386 refers to any of the clauses of the other two parts of the IEC 62386-1xx series, the extent to which such a clause is applicable and the order in which the tests are to be performed are specified. The other parts also include additional requirements, as necessary.

All numbers used in this International Standard are decimal numbers unless otherwise noted. Hexadecimal numbers are given in the format 0xVV, where VV is the value. Binary numbers are given in the format XXXXXXXXb or in the format XXXX XXXX, where X is 0 or 1, "x" in binary numbers means "don't care".

DIGITAL ADDRESSABLE LIGHTING INTERFACE –

Part 101: General requirements – System components

1 Scope

This part of IEC 62386 is applicable to system components in a bus system for control by digital signals of electronic lighting equipment which is in line with the requirements of IEC 61347 (all parts), with the addition of DC supplies. ~~This electronic lighting equipment should be in line with the requirements of IEC 61347, with the addition of d.c. supplies.~~

NOTE Tests in this standard are type tests. Requirements for testing individual bus units during production are not included.

2 Normative references

The following documents, ~~in whole or in part, are normatively referenced in this document and are indispensable for its application~~ are referred to in the text in such a way that some or all of their content constitutes requirements of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

~~IEC 61347 (all parts), Lamp controlgear~~

IEC 61347-1, *Lamp controlgear – Part 1: General and safety requirements*

IEC 62386-102:2014, *Digital addressable lighting interface – Part 102: General requirements – Control gear*

IEC 62386-102:2014/AMD1:—¹

IEC 62386-103:2014, *Digital addressable lighting interface – Part 103: General requirements – Control devices*

IEC 62386-103:2014/AMD1:—²

IEC 61000-4-11, *Electromagnetic compatibility (EMC) – Part 4-11: Testing and measurement techniques – Voltage dips, short interruptions and voltage variations immunity tests*

3 Terms and definitions

For the purposes of this document, the following terms and definitions apply.

ISO and IEC maintain terminological databases for use in standardization at the following addresses:

- IEC Electropedia: available at <http://www.electropedia.org/>
- ISO Online browsing platform: available at <http://www.iso.org/obp>

¹ Under preparation. Stage at the time of publication: IEC DECFDIS 62386-102/AMD1:2018.

² Under preparation. Stage at the time of publication: IEC RFDIS 62386-103/AMD1:2018.

3.1

active state

phase of low level voltage during a transmission

Note 1 to entry: Noise and short pulses may be ignored and therefore do not change the state.

3.2

advanced bus power supply

bus power supply capable of checking the bus for fault conditions before switching on its output continuously

Note 1 to entry: Examples of fault conditions are mains voltage connected to the bus or short circuit of the bus.

3.3

application controller

control device that is connected to the bus and sends commands in order to control input devices and/or control gear connected to the same bus

3.4

backward frame

frame used for backward transmission

3.5

backward transmission

transmission of data as a reply to and triggered by a forward transmission

3.6

bus

two-wire connection line carrying power and frames

3.7

bus powered

drawing the power for operation from the bus

3.8

bus power down

bus power interruption longer than 45 ms

3.9

bus power interruption

abnormal condition where the bus voltage is in the receiver low level voltage range, but not because of a transmitter being active

3.10

bus power supply

unit feeding defined energy to the bus

3.11

bus unit

logical unit or combination of logical units, containing one transmitter and optionally one receiver

Note 1 to entry: See 4.6.6.

3.12

charge overshoot

product of current overshoot time and current overshoot amplitude

Note 1 to entry: Within this standard the charge overshoot is a simple multiplication of the current overshoot time and the current overshoot amplitude.

3.13

collision

situation in which two or more transmitters are transmitting simultaneously

Note 1 to entry: Collisions can go unnoticed if the transmission timing is sufficiently similar and the transmitted frame content is identical.

3.14

command

forward transmission with appropriate information content, intended to cause a reaction in the receiver

Note 1 to entry: A receiver, having decoded a command can, when appropriate, decide to ignore the command.

Note 2 to entry: Refer to Parts 102, 103, 2xx, and 3xx of this standard for command definitions.

3.15

control device

device that is connected to the bus and sends commands to other devices (for example control gear) connected to the same bus

Note 1 to entry: Control devices can also receive commands and backward transmissions.

3.16

control gear

device that is connected to the bus and receives commands in order to control at least one output in a direct or indirect way

Note 1 to entry: The lamp controlgear of IEC 61347-1 can cover control gear.

3.17

current overshoot time

time per bit during which the current supplied by the bus power supply is above the allowed maximum of 250 mA after a transition from idle state to active state

Note 1 to entry: See 6.5.4.

3.18

destroy area

timeslot where a valid frame cannot be guaranteed and therefore the frame has to be invalidated

3.19

edge

change from active state to idle state or vice versa

3.20

event message

command sent by a control device in order to distribute information on the bus

3.21

externally powered

drawing the power for operation from a separate power supply

Note 1 to entry: The separate power supply can be mains power, DC power, etc.

3.22

forward frame

frame used for forward transmission

3.23

forward frame priority

property of a forward frame used to prioritise access to the bus

3.24

forward transmission

transmission of data initiated by a control device

Note 1 to entry: See also 3.5.

3.25

frame

set of consecutive bits followed by a stop condition

Note 1 to entry: See Clause 8 for the timing definition of a stop condition.

3.26

grey area

time slot containing the decision point separating adjacent time slots

Note 1 to entry: This means the decision is arbitrary. Typically the previous or next entry in a table should be used as an action. See Clause 8 for further information.

3.27

idle state

phase of high level voltage between and during transmissions

Note 1 to entry: Noise and short pulses may be ignored and therefore do not change the state.

3.28

input device

control device that is connected to the bus and sends commands using a multi-master transmitter in order to distribute information about user actions and/or sensor values

Note 1 to entry: Input devices do not transmit commands to control gear.

3.29

instance

signal processing unit of an input device

3.30

instruction

command transmitted to change one or more variables in a bus unit

3.31

integrated bus power supply

bus power supply integrated into a physical device also containing a bus unit

3.32

interface

terminals or wires for connection to the bus

3.33

logical unit

control gear or control device that conforms to IEC 62386-102 or IEC 62386-103

Note 1 to entry: See 4.6.6.

3.34

multi-master application controller

application controller that is intended to share the bus with other control devices and uses a multi-master transmitter

3.35

multi-master transmitter

transmitter following the multi-master timing and supporting collision detection, collision avoidance, and collision recovery methods

Note 1 to entry: Multi-master transmitters are used in control devices intended for multi-master control systems.

3.36

proprietary forward frame

frame other than a standard forward frame, reserved forward frame or backward frame

Note 1 to entry: Proprietary frames are intended for manufacturer-specific purposes

3.37

query

command transmitted to observe a variable in a bus unit

Note 1 to entry: A query can be followed by a backward frame.

3.38

receiver

part of a bus unit detecting and decoding frames on the bus

3.39

reserved

intended for future use by this standard

3.40

send-twice command

command transmitted by send-twice forward frames

Note 1 to entry: Refer to 9.3, Part 102, Part 103, Parts 2xx, and Parts 3xx of this standard for further details on send-twice commands.

3.41

send-twice forward frame

forward frame that needs to be transmitted twice with a limited settling time in order to be processed by the receiver

3.42

settling time

time during which the bus is in idle state after the last rising edge of one frame and before the first falling edge of the next frame

3.43

single master application controller

application controller that is intended not to share the bus with other control devices

3.44

standard forward frame

forward frame as defined and described in this series of standards

3.45

system failure

bus power interruption longer than 550 ms

3.46

transaction

uninterruptible set of one or more consecutive forward frames transmitted from a single control device, with zero or more backward frames

3.47

transmitter

part of a bus unit placing frames on the bus

3.48

voltage overshoot time

time per bit during which the voltage supplied by the bus power supply is above 20,5 V after a transition from active state to idle state

Note 1 to entry: See 6.5.4.

3.49

voltage undershoot time

time per bit during which the voltage supplied by the bus power supply is below 12,0 V after a transition from active state to idle state

Note 1 to entry: See 6.5.4.

3.50

frame accepted

frame that has been received and uses the correct frame type and data bit content

3.51

frame ignored

frame received but not accepted

3.52

frame received

frame with a valid start bit, valid data bits, and a stop condition

3.53

frame rejected

frame not received

4 General

4.1 Purpose

The standardisation of the digital addressable lighting interface is intended to achieve interoperable multi-vendor operation below the level of building management systems.

EN 50491 and ISO 14672 are not applicable for the purposes of this standard.

4.2 Version number

The version shall be in the format "x.y", where the major version number x is in the range of 0 to 62 and the minor version number y is in the range of 0 to 2. When the version number is encoded into a byte, the major version number x shall be placed in bits 7 to 2 and the minor version number y shall be placed in bits 1 to 0.

At each amendment to an edition of IEC 62386-101 the minor version number shall be incremented by one.

At a new edition of IEC 62386-101 the major version number shall be incremented by one and the minor version number shall be set to 0.

The current version number is "2.01".

NOTE Normally 2 amendments on IEC documents are made before a new edition is created.

4.3 System structure and architecture

A system conformant to this standard shall consist of the components listed in Table 1.

Table 1 – System components

Component	Quantity	For detailed information see
Bus power supply	≥ 1	Clause 6
Control gear	≥ 0	IEC 62386-102:2014 and IEC 62386-102:2014/AMD1:—
Application controller	≥ 1	IEC 62386-103:2014 and IEC 62386-103:2014/AMD1:—
Input devices	≥ 0	IEC 62386-103:2014 and IEC 62386-103:2014/AMD1:—
Bus	1	Subclause 4.8 and Clause 4 A.2

In a system all bus units as well as the bus power supplies are connected in parallel to the bus.

NOTE As a consequence of this, every frame is visible to all power supplies, control gear, and control devices on the bus.

Figure 2 shows a system structure example.




Figure 2 – System structure example

See 4.8 for detailed information on the wiring and Annex 0 for information on possible system architectures.

4.4 System information flow

Figure 3 shows the different frame types that are used for communication between the bus units in a system. A backward frame is only ever transmitted in response to a forward frame.




Figure 3 – Communication between bus units (example)

A direct information flow from an input device to control gear is not allowed.

NOTE A system conforming to this standard can consist of an application controller and control gears only, see A.2.4. In such a system, user input does not result in 24 bit forward frames on the bus.

4.5 Command types

Bus units conforming to this standard shall use the following different types of commands for communication:

- event messages,
- instructions, and
- queries.

NOTE Refer to Part 102, Part 103, Parts 2xx and Parts 3xx for further details on event messages, instructions and queries.

4.6 Bus units

4.6.1 Transmitters and receivers in bus units

Table 2 gives a short summary of the different receivers and transmitters ~~is~~ allowed for each bus unit~~s~~. It is not allowed for a bus unit to transmit or receive other frames than the ones indicated in Table 2, except proprietary forward frames.

Table 2 – Transmitters and receivers in bus units

Bus unit	Receiver of	Transmitter of	
Control gear	16 bit forward frames	Backward frames, following the single master timing requirements ^a	
Input device	24 bit forward frames	24 bit forward frames	Following the multi-master timing requirements
		Backward frames ^a	
Multi-master application controller	24 bit forward frames	24 bit forward frames	
	16 bit forward frames ^b	16 bit forward frames	
	Backward frames	Backward frames ^a	
Single master application controller	Backward frames ^c	16 bit forward frames, following the single master timing requirements ^d	
^a No collision detection or collision avoidance methods shall be applied to backward frame transmissions.			
^b Only applicable when the multi-master application controller is able to process 16 bit forward frames transmitted by other application controllers.			
^c Only required if the single master application controller uses addressing or queries.			
^d A single master application controller can also send 24 bit frames if polling input devices.			

4.6.2 Control gear

A control gear shall be conformant to this standard and to Part 102 and the applicable Parts 2xx of IEC 62386.

It shall contain a receiver for 16-bit forward frames and a transmitter for transmitting backward frames. The backward frame transmitter shall conform to the timing requirements for a single master transmitter and shall not implement collision detection or recovery.

4.6.3 Input device

An input device shall be conformant to this standard and to Part 103 and the applicable Parts 3xx of IEC 62386.

It shall contain a multi-master transmitter following the multi-master transmitter timing requirements defined in 8.3 of this standard to transmit 24 bit forward frames. It shall also contain a transmitter to transmit backward frames. The backward frame transmitter shall conform to the timing requirements for a single master transmitter and shall not implement collision detection or recovery.

NOTE Although they are logically distinct objects, the multi-master transmitter and the backward frame transmitter can share the same hardware.

An input device shall contain a receiver to receive 24 bit forward frames transmitted by other control devices.

4.6.4 Single master application controller

A single-master application controller shall be conformant to this standard and to Part 103 of IEC 62386.

It shall contain a transmitter following the transmitter timing requirements defined in 8.1 of this standard.

NOTE 1 Typically, however, a single master application controller also contains a receiver to receive backward frames transmitted by control gear.

A single-master application controller shall use the commands defined in Part 102 and, if applicable, Parts 2xx of IEC 62386 to communicate with control gear.

NOTE 2 The control methods and algorithms of an application controller used for lighting control are not in the scope of IEC 62386.

~~NOTE 3 A single-master application controller can share the bus with input devices with event messages disabled. See Part 103 for further information on input devices.~~

4.6.5 Multi-master application controller

A multi-master application controller shall be conformant to this standard and to Part 103 of IEC 62386.

It shall contain a multi-master transmitter following the multi-master transmitter timing requirements defined in 8.3 of this standard. It shall contain a receiver to receive backward frames as well as forward frames transmitted by other control devices.

A multi-master application controller shall use the commands defined in Part 102 and, if applicable, Parts 2xx of IEC 62386 to communicate with control gear. It shall use the commands defined in Part 103 and, if applicable, Parts 3xx of IEC 62386 to communicate with control devices.

NOTE 1 A multi-master application controller can also receive and process 16 bit forward frames transmitted by other application controllers and/or react to queries.

NOTE 2 The control methods and algorithms of an application controller used for lighting control are not in the scope of IEC 62386.

NOTE 3 The standardisation of data exchange between different application controllers sharing the same bus is not in the scope of IEC 62386.

4.6.6 Sharing an interface

More than one logical unit may share one physical interface. Figure 4 shows an example where n logical units and a bus power supply share the physical interface.




Figure 4 – Example of a shared interface

An application controller may be built into a bus unit which also contains an input device, with both the application controller and the input device sharing the same physical interface. A bus unit of that kind shall support a command to deactivate the application controller, thus enabling the bus unit to be used in the same way as if it contained only the input device.

4.7 Bus power supply and load calculations

4.7.1 Current demand coverage

In one system the sum of all bus units' current consumption when not transmitting (see 5.5, Table 10) shall not exceed the sum of all bus supplies' guaranteed supply current (see 6.5.1, Table 13). See also Clause A.5.

Additional current is needed during transmission to drive dynamic processes such as charging capacitances within the system.

$$\sum I_{\text{BusUnit}} + I_{\text{DynamicProcesses}} \leq \sum I_{\text{Power Supply Guaranteed}}$$

There is no universally valid equation for calculating the current needed for dynamic processes since this current depends on the system wiring and system structure.

4.7.2 Maximum signal current compliance

The sum of all bus power supplies' maximum supply current connected to the bus shall never exceed 250 mA.

$$\sum I_{\text{Power Supply Guaranteed}} \leq \sum I_{\text{Power Supply Maximum}} \leq 250 \text{ mA}$$

4.7.3 Simplified system calculation

For a system consisting of just one bus power supply, bus powered bus units, and n externally powered bus units, e.g. control gear, the following simplification is recommended:

$$2 \text{ mA} \times n_{\text{Externally Powered Bus Units}} + \sum I_{\text{Bus Powered Bus Units}} \leq \frac{I_{\text{Power Supply Guaranteed}}}{1,2}$$

The factor 1,2 is a ballpark figure and takes additional current of 20 % needed for dynamic processes into account.

4.8 Wiring

4.8.1 Wiring structure

The bus wiring should be connected in a star topology, a linear topology or a mixture of both. The wiring shall not be done in a ring structure. The two leads which serve as the bus shall be located in the same cable or cable conduit. In the cable or cable conduit the two leads shall be next to each other in order to prevent unintended coupling to other signals.

NOTE Depending on local installation directives and insulation requirements the two wires can be located in the same cable as the mains power supply leads.

4.8.2 Wiring specification

Apart from transient effects during transmission, at all times during the operation of the system, the voltage across the interface of any device shall not differ by more than 2,0 V from the voltage across the interface of each and every other device connected to the bus. See also Clause A.1 for further details.

NOTE 1 The voltage drop depends on the sum of the supply currents of all power supplies, the specific resistance of the leads and the wiring length.

NOTE 2 This requirement can limit the total wiring length in the system.

4.9 Insulation

The minimum requirement for system components conformant to this standard shall be basic insulation as defined in IEC 61347-1.

4.10 Earthing of the bus

The requirement for system components conformant to this standard shall be as defined in IEC 61347-1.

NOTE Unexpected currents, caused by multiple connections of the circuit to protective earth, could cause fire in the bus wiring. Earthing could also break the safety requirements for certain luminaires.

4.11 Power interruptions at bus units

4.11.1 Different levels of power interruptions

Table 3 and Table 4 show the different levels of power interruptions at bus units.

Table 3 – Power-interruption timing of external power

Minimum	Typical	Maximum	Description
		200 ms	Short interruptions of external power supply ^a
> 200 ms		< 5 s	Grey area
5 s			External power cycle ^b
^a See 4.11.2.			
^b See 4.11.3.			

Table 4 – Power-interruption timing of bus power

Minimum	Typical	Maximum	Description
		40 ms	Short interruptions of bus power supply ^a
> 40 ms		< 45 ms	Grey area
45 ms		450 ms	Bus power down ^b
> 450 ms		< 550 ms	Grey area for system failure
550 ms			System failure ^b
^a See 4.11.4.			
^b See Clause 3.			

4.11.2 Short power interruptions of external power supply

The requirements of 4.11 of this standard are applicable for bus units in steady state without communication on the bus.

NOTE 1 Steady state implies for example that the device has finished its power-up and is ready for the intended operation without any changes of the output in progress.

The corresponding tests shall be done with test methods and test equipment according to IEC 61000-4-11 at the minimum specified power supply voltage, with test voltage levels given in Table 5. For a.c. supply the voltage shift shall occur at zero crossing.

Table 5 – Short power interruptions

	Test levels
Test voltage level 1	70 %
Test voltage level 2	0 %
Number of periods with a.c. supply	10
Interruption time with d.c. supply	200 ms

During the power supply interruption a change of the state may occur. After the power supply interruption the bus unit shall be in, or shall re-establish within 30 min, the same state as before the interruption.

NOTE 2 The 30 min time limit is chosen to allow for the long re-ignition time of certain lamp types.

4.11.3 External power cycle

After an external power cycle (see Table 3), an externally powered bus unit shall apply power-on behaviour to all logical units simultaneously. During an external power cycle, a bus unit might still respond to commands.

NOTE The power-on behaviour is defined in Parts 102 and 103 of IEC 62386.

4.11.4 Short interruptions of bus power supply

Bus units shall not interpret short bus power interruptions of up to 40 ms as power down.

The corresponding tests shall be done at the minimum bus power supply voltage.

4.11.5 Bus power down

A bus powered bus unit may interpret bus power down as an external power cycle. It shall interpret system failure as an external power cycle. The behaviour shall apply to all logical units simultaneously. See Table 4.

4.11.6 System start-up timing

After external power-on a bus power supply shall be able to supply the guaranteed supply current given in Table 13 after the bus power supply start-up time specified in Table 6 at the latest.

A receiver shall be ready to receive frames within the maximum receiver start-up time specified in Table 6.

A transmitter or a multi-master transmitter shall not start transmissions earlier than the transmitter start-up time specified in Table 6.

Table 6 – Start-up timing

	Minimum	Typical	Maximum	Condition
Bus power supply start-up time			250 ms	Guaranteed supply current reached
Advanced bus power supply start-up time			400 ms	
Integrated bus power supply start-up time			400 ms ^a	
			5 s ^b	
Receiver start-up time for externally powered bus units, after external power cycle			450 ms ^e	
Receiver start-up time for externally powered bus units, after bus power down			100 ms	$U = 10 \text{ V}^{\text{d}}$
Receiver start-up time after bus power down for bus powered bus units			1 200 ms	
Transmitter start-up time	110 ms ^c			
Multi-master transmitter start-up time	110 ms			
^a Applicable if other bus power supplies are allowed in the system.				
^b Applicable if no other bus power supplies are allowed in the system.				
^c Not applicable for transmitters of bus units which cannot determine the bus state.				
^d Idle state, bus voltage measured at the interface of the bus unit.				
^e If an external power cycle occurred and the bus power is not available within 350 ms, the 100 ms timing is applicable.				

Figure 5 shows an example of the system start-up timing.




Figure 5 – Start up timing example

NOTE It follows from the provisions of this clause that a transmitter could be transmitting before all receivers are ready to receive.

5 Electrical specification

5.1 General

All voltages and currents refer to the interface of the bus unit.

The control interface shall be polarity insensitive, except when a bus power supply is integrated.

Over-voltage protection is optional, but recommended for the highest rated voltage of the system.

5.2 Marking of the interface

The interface shall be marked with "da" or "DA" (for data) on the bus unit. If colour coding is used, the colours representing the "da" or "DA" shall be given on the bus unit.

If there is more than one interface, additional marking shall be used to enable the interfaces to be distinguished from one another.

5.3 Capacitors between the interface and earth

If capacitors are connected between the interface circuit and any other part of the device, such as earth, these shall be connected from the negative side of the rectified interface signal. Such capacitors shall fulfil the insulation requirements given in 4.9.

NOTE The capacitance seen on the bus is affected by the capacitance to earth where a capacitor connected between the negative side of the interface and earth on one bus unit is used with another bus unit containing a capacitor connected between the positive side of the interface and earth.

5.4 Signal voltage rating

The voltage levels in the system during normal operation shall always be in the range of the nominal system voltage given in Table 7. All bus units as well as the bus power supplies shall withstand the absolute maximum system voltage given in Table 7. Testing shall be done with a current of maximum 260 mA for duration of 1 s.

NOTE 1 Voltages outside the nominal system voltage range might occur, as a result of ringing on the bus, for example.

Devices need to be polarity insensitive (see 5.1) or power supplies need to be able to withstand reverse voltages (see 9.7).

Table 7 – System voltage levels

	Minimum	Typical	Maximum
Nominal system voltage U	0 V		20,5 V
Absolute maximum system voltage	-6,5 0 V		22,5 V

The voltage levels at the receiver interface shall be interpreted according to Table 8.

Table 8 – Receiver voltage levels

	Minimum	Typical	Maximum
High level voltage	9,5 V		22,5 V
Threshold voltage	> 6,5 V	8,0 V	< 9,5 V
Low level voltage	-6,5 0 V		6,5 V

The voltage levels of a transmitter shall be as shown in Table 9.

Table 9 – Transmitter voltage levels

	Minimum	Typical	Maximum
Low level voltage	0 V		4,5 V
High level voltage ^a	10,0 V ^b		22,5 V
^a The high level voltage is not under control of a transmitter, but is determined by the power supply and its location on the bus. ^b 10 V is derived from the minimum power supply voltage of 12 V minus the maximum voltage drop of 2 V on the bus.			

5.5 Signal current rating

The relation between the current I_{BUS} and the voltage U at the interface of the bus unit shall be as shown in Table 10.

Table 10 – Current rating

	Minimum	Typical	Maximum	Condition
Externally powered bus unit current consumption I_{BUS} when not transmitting			2,0 mA	$0 \text{ V} \leq U \leq 22,5 \text{ V}$
Bus powered bus unit current consumption I_{BUS} when not transmitting			250 mA ^a	
Current consumption I_{BUS} when not transmitting	10 μA ^b			$U_{\text{TH}} \leq U \leq 22,5 \text{ V}$ ^c
Transmitter sink current	250 mA			$U \leq 4,5 \text{ V}$ ^d
^a This is the theoretical maximum current. In reality a device should consume less current. See 4.7, 5.6 and the text below. ^b The minimum current consumption is necessary for discharging the wiring capacitances and input capacitances of the bus units connected. ^c U_{TH} is the threshold voltage of the receiver. ^d This is the required resulting voltage when sinking the maximum current.				

Bus units shall not to draw more than their specified maximum current, not even during power up or power down. For bus powered units the actual value to use for testing is the documented maximum current consumption.

5.6 Marking of bus powered bus unit

If a bus unit is bus powered, the maximum current consumption in mA shall be shown in the literature. It is also recommended that this should be shown on the label.

The start-up time of a bus powered bus unit shall be shown in the literature and optionally on the label.

The maximum current shall take tolerances and temperature drift into account.

5.7 Signal rise time and fall time

The rise time t_{RISE} and fall time t_{FALL} of the signal shall fulfil the requirements given in Table 11. Figure 6 and Figure 7 illustrate the levels used for measuring t_{RISE} and t_{FALL} .

Table 11 – Signal rise and fall times

	Minimum	Typical	Maximum	Condition
$t_{\text{RISE}}, t_{\text{FALL}}$ for transmitter and multi-master transmitter	3 μs ^a			Measured between 10 % and 90 % of the signal voltage swing. The test shall be done at a bus voltage U_{BUS} of 20,5 V at 250 mA unless a bus power supply that has a I_{max} of 250 mA is integrated.
$t_{\text{RISE}}, t_{\text{FALL}}$ for transmitter			25 μs	Measured between: 4,5 V and 11,5 V at $U_{\text{BUS}} \geq 12$ V bus voltage 4,5 V and ($U_{\text{BUS}} - 0,5$ V) at $10 \text{ V} \leq U_{\text{BUS}} < 12$ V
$t_{\text{RISE}}, t_{\text{FALL}}$ for multi-master transmitter			15 μs	
^a The system resonance frequency depends on the system components including the wiring. Therefore there is no minimum value that ensures the absence of ringing in all cases. The minimum t_{RISE} and t_{FALL} should be considered to avoid EMI problems.				




Figure 6 – Maximum signal rise and fall time measurements




Figure 7 – Minimum signal rise and fall time measurements

NOTE It follows that any control gear/device causing a change of logic level on the bus by means of changing its own impedance, should change its impedance at a rate such that the timing requirements of Table 11 are met.

6 Bus power supply

6.1 General

A bus power supply can be a stand-alone bus power supply unit or it can be integrated with any bus unit into one physical device.

All voltages and currents refer to the interface of the bus power supply unit, whether integrated or not.

Apart from transient instances of discharging the capacitance of the bus and of any electrically passive components connected to the bus, a bus power supply shall, for bus voltages in the range of 0 V to 22,5 V, never draw a current of more than 1 mA from the bus, even if its own external power supply has failed. This requirement is inapplicable to power supplies with a maximum current rating of 250 mA.

6.2 Marking of the bus power supply terminals

In addition to the marking requirements defined in 5.2, the bus power supply terminals shall be marked with "+" and "-" to indicate the polarity. If colour coding is used, the colours representing the "+" and "-" shall be given on the bus power supply.

6.3 Capacitors between the interface and earth

If capacitors are connected from the interface circuit to any other part of the device, such as earth, these shall be connected from the negative side of the interface signal. Such capacitors shall fulfil the insulation requirements given in 4.9.

NOTE The capacitance seen on the bus is affected by the capacitance to earth where a capacitor connected between the negative side of the interface and earth on one bus unit is used with another bus unit containing a capacitor connected between the positive side of the interface and earth.

6.4 Voltage rating

The bus power supply shall withstand the voltages shown in Table 7. The bus power supply output voltage shall be as shown in Table 12.

Table 12 – Bus power supply output voltage

	Minimum	Typical	Maximum	Condition
Output voltage	12,0 V	16,0 V	20,5 V	Full supply voltage range, full load range, full temperature range, idle state

6.5 Current rating

6.5.1 General current rating

The current that the bus power supply is capable of providing to the bus shall be as shown in Table 13.

Both the maximum supply current and the guaranteed supply current shall be stated in the literature. It is also recommended that these should be shown on the label. The guaranteed supply current shall be an absolute minimum and the maximum supply current shall be an absolute maximum.

NOTE 1 Owing to internal power consumption the guaranteed supply current can be less than the maximum supply current when the bus power supply unit is integrated into a bus unit.

NOTE 2 Typically the maximum supply current is maximum at the minimum allowed temperature for the bus power supply, while the guaranteed supply current is minimum at the maximum allowed temperature of bus power supply.

NOTE 3 The bus power supply current and the transmitter sink current influence signal timing due to the wiring capacitance.

Table 13 – Bus power supply current rating

	Minimum	Typical	Maximum	Condition
Maximum supply current	Guaranteed supply current		250 mA	Full voltage range, full temperature range
Guaranteed supply current ^a	8,0 mA		Maximum supply current	$U = 12,0 \text{ V}$, full temperature range
^a See also 4.7.				

6.5.2 Single bus power supply current rating

A bus power supply that is designed to be the only one in the system shall be marked with a maximum supply current of 250 mA. Such a power supply should be able to withstand any ringing on the bus; no test is provided.

NOTE The guaranteed supply current can be substantially lower than the maximum supply current.

6.5.3 Integrated bus power supply current rating

If a power supply is integrated into a bus unit and this bus power supply is the only allowed bus power supply in the system, the minimum transmitter sink current of this bus unit may be reduced to the maximum supply current of the bus power supply.

6.5.4 Dynamic behaviour of the bus power supply

The bus power supply behaviour in case of transitions from open to short circuit shall be as shown in Table 14 and Figure 8.

The bus power supply behaviour in case of transitions from short to open circuit shall be as shown in Table 14 and Figure 9.

Table 14 – Bus power supply dynamic behaviour

	Minimum	Typical	Maximum	Condition
Voltage undershoot amplitude			0,5 V	Transition from short to open circuit
Voltage undershoot time			100 μ s	
Voltage overshoot amplitude			2,0 V	
Voltage overshoot time			100 μ s	
Voltage rise time			10 μ s	Measured from 0 V to 12 V
Current overshoot amplitude			200 mA	2,5 V/ μ s transition from open to short circuit
Current overshoot time			10 μ s	
Charge overshoot			1 μ As	

If there is more than one overshoot/undershoot, the highest amplitude shall be taken as overshoot/undershoot amplitude. The sum of all overshoot/undershoot times shall be used as overshoot/undershoot time.




Figure 8 – Bus power supply current behaviour




Figure 9 – Bus power supply voltage behaviour

6.6 Bus power supply timing requirements

6.6.1 Short power supply interruptions

The requirements of 4.11.1 and 4.11.2 apply with the following addition:

The bus power supply shall interrupt the bus power for less than 450 ms.

This requirement means that short power supply interruptions do not cause system failure. However any interruption of the bus power longer than 40 ms may have an effect on bus powered devices. Therefore it is recommended that the bus power interruption should not exceed 40 ms.

6.6.2 Short circuit behaviour

On detection of a short circuit which exists for longer than the minimum shutdown delay time given in Table 15, the bus power supply may shut down for a period up to the maximum restart period given in Table 15. On each restart the power supply shall turn on the output for at least the minimum retry time given in Table 15.

NOTE A system failure condition cannot be caused solely by the behaviour of a power supply conforming to these requirements.

Table 15 – Short circuit timing behaviour

	Minimum	Typical	Maximum
Shutdown delay time	600 ms		
Retry time	150 ms ^a		
Restart period			15 s
^a A minimum retry time of 600 ms is recommended.			

In a system, there shall be not more than one power supply with the mechanism described above.

If a bus power supply uses the mechanism described above, this shall be stated in the literature. It is also recommended that the information about this shutdown mechanism be shown on the label.

Bus power supplies without the shutdown mechanism described above shall be short circuit proof.

7 Transmission protocol structure

7.1 General

The encoding of forward frames and of backward frames shall be as described in the following subclauses. Figure 10 shows an example of a frame. The most significant bit shall always be transmitted first, immediately after the start bit. The least significant bit shall always be transmitted last, immediately before the stop condition. The bit numbering shall always be zero-based. Thus the most significant bit of an n -bit frame shall be bit $n-1$.




Figure 10 – Frame example

7.2 Bit encoding

7.2.1 Start bit and data bit encoding

The start bit as well as the data bits shall be bi-phase encoded. A logical 1 shall contain a rising edge inside the encoded bit; a logical 0 shall contain a falling edge inside the encoded bit, as shown in Figure 11.



Figure 11 – Bi-phase encoded bits

A start bit shall be encoded as logical 1.

7.2.2 Stop condition encoding

The stop condition shall be encoded as idle state. The stop condition shall start at the last rising edge.

NOTE If the last bit of the frame is logical 1, the stop condition begins inside this bit. If the last bit of the frame is logical 0, the stop condition begins at the end of this bit.

7.3 Frame description

A frame shall consist of:

- 1 start bit
- n data bits
- 1 stop condition

NOTE 1 The number of data bits n depends on the type of frame.

NOTE 2 A frame with n data bits is called an n bit frame.

7.4 Frame types

7.4.1 16 bit forward frame

A 16 bit forward frame shall contain $n = 16$ data bits.

NOTE This type of forward frame can be used to communicate with control gear conformant to IEC 62386-102.

7.4.2 24 bit forward frame

A 24 bit forward frame shall contain $n = 24$ data bits.

NOTE This type of forward frame can be used by and to communicate with control devices conformant to IEC 62386-103.

7.4.3 Reserved forward frame

Frames with $n = 20$ or $n = 32$ data bits are reserved forward frames. They shall not be used.

7.4.4 Backward frame

A backward frame shall contain $n = 8$ data bits.

Backward frames shall be used only as answers to forward frames.

7.4.5 Proprietary forward frames

There are two kinds of proprietary forward frames.

- Proprietary forward frames which differ from the forward frames defined or reserved in this standard in the number of data bits. Such proprietary forward frames shall trigger a frame size violation in bus units which are not designed to interpret them.
- Proprietary forward frames which differ from the forward frames defined or reserved in this standard in the start bit, data bit or stop condition encoding. Such proprietary forward frames shall trigger a bit timing violation in bus units which are not designed to interpret them.

A transmitter sending proprietary forward frames shall comply with the frame sequence timing requirements given in Table 17.

A multi master transmitter sending proprietary forward frames shall comply with the frame sequence timing requirements given in Table 22 and shall use by default priority 5 only, until configured otherwise.

NOTE Proprietary forward frames can trigger backward frames.

A receiver designed for proprietary frames with $n = 8$ to $n = 15$ bits can distinguish such frames from overlapping backward frames by a variety of methods. Nevertheless it is recommended that such designs be avoided.

8 Timing

8.1 Transmitter timing

8.1.1 Transmitter bit timing

The transmitter bit timing shall conform to the limits shown in Table 16. Figure 12 illustrates a portion of a typical frame.

NOTE 1 This timing definition is used for control gear and single master control devices. Multi-master control devices are subject to tighter timing constraints. See 8.2.5.

NOTE 2 See Clause A.4 for further details on the change in timing definitions with the change from Edition 1 to Edition 2 of this standard.

Regardless of the low level voltage and the high level voltage, the timing is measured at a level of 8,0 V.




Figure 12 – Bit timing example

Table 16 – Transmitter bit timing

	Minimum	Typical	Maximum
Half bit time $t_{\text{HIGH}}, t_{\text{LOW}}$	366,7 μs	416,7 μs	466,7 μs
Double half bit time $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	733,3 μs	833,3 μs	933,3 μs
Stop condition time T_{STOP}	2 450 μs		

8.1.2 Transmitter frame sequence timing

Figure 13 shows the settling time between two consecutive frames.




Figure 13 – Settling time illustration

For the settling time the values given in Table 17 shall apply.

NOTE When designing a bus powered bus unit, the minimum transmitter settling time can be regarded as a period during which power can reliably be drawn from the bus.

Table 17 – Transmitter settling time values

	Minimum	Typical	Maximum
Settling time between a forward frame and a backward frame ^a	5,5 ms		10,5 ms
Settling time between any other frame and a forward frame	13,5 ms ^b		75,0 ms ^c
^a A transmitter shall start the transmission of its backward frame (if any) within the timeslot defined in this table, regardless of whether any other transmitter has already started to transmit a backward frame of its own. The settling time apparent on the bus will naturally depend upon the timing of the first backward frame transmitted; the notional settling time for later backward frames can be regarded as a delay time. ^b Also applicable after overlapping backward frames causing a receiver bit timing violation or a receiver frame size violation. ^c Only applicable for send-twice forward frames, see 9.3.			

8.2 Receiver timing

8.2.1 Receiver bit timing

A receiver shall ~~accept or discard~~ receive or reject frames according to the bit timing requirements as follows.

It is recommended that short pulses and spikes should be ignored.

For logical bits starting with an edge, the timing given in Table 18 shall apply to the duration from this starting edge, to the next edge. This period can be the first half-bit of a start bit, or a stop condition, or the first half-bit of another logical bit where the previous logical bit is of the same value.

The timing in Table 19 shall apply from the edge inside a logical bit, to the next edge. This period can be a half bit, a double half bit or a stop condition.

Figure 14 shows which table is applicable at which time period in an example.

After the minimum stop condition given in Table 18 and Table 19, a frame is regarded as having been received.

NOTE 2 For the significance of this, see ~~9.7~~ 9.8.

NOTE 3 Receiving a valid backward frame does not necessarily imply that it was sent by a single transmitter as backward frames can overlap synchronously, or nearly so.

Table 18 – Receiver timing starting at the beginning of a logical bit

Minimum	Typical	Maximum	Description
		< 333,3 µs	Grey area
333,3 µs	416,7 µs	500 µs	Half bit
> 500 µs		< 750 µs	Grey area
750 µs		1 400 µs ^a 45 ms ^b	Bit timing violation
> 1 400 µs ^a		< 2 400 µs ^a	Grey area
2 400 µs ^a			Stop condition
^a Only applicable for idle state. ^b Only applicable for active state. Active state longer than 45 ms shall be interpreted as bus power down.			

Table 19 – Receiver timing starting at an edge inside of a logical bit

Minimum	Typical	Maximum	Description
		< 333,3 µs	Grey area
333,3 µs	416,7 µs	500 µs	Half bit
> 500 µs		< 666,7 µs	Grey area ^c
666,7 µs	833,3 µs	1 000 µs	2 half bits
> 1 000 µs		< 1 200 µs	Grey area
1 200 µs		1 400 µs ^a 45 ms ^b	Bit timing violation
> 1 400 µs ^a		< 2 400 µs ^a	Grey area
2 400 µs ^a			Stop condition
^a Only applicable for idle state. ^b Only applicable for active state. Active state longer than 45 ms shall be interpreted as bus power down. ^c If an edge occurs after a time within the grey area, the receiver can conclude that it is a timing violation. This can be caused for example, by overlapping backward frames.			




Figure 14 – Receiver timing decision example

8.2.2 Receiver bit timing violation

If a receiver detects a bit timing violation it shall ~~discard~~ **reject** the frame, except in case of a backward frame. See 8.2.5.

After the detection of a bit timing violation, the receiver shall be ready for decoding the next frame immediately after detection of a stop condition.

NOTE A receiver bit timing violation could be the result of more than one transmitter being active, e. g. in case of overlapping backward frames.

8.2.3 Receiver frame size violation

If a receiver detects a frame with a number of data bits not supported by that receiver, this shall trigger a frame size violation and shall be ignored, except in case of a backward frame, see 8.2.5.

After a frame size violation the receiver shall be ready to decode the next frame immediately after the detection of a stop condition.

NOTE A receiver frame size violation could be the result of more than one transmitter being active, or the result of a proprietary forward frame, see 7.4.5.

8.2.4 Receiver frame sequence timing

Decoding of a new frame shall only start after detection of a stop condition.

NOTE This requirement ensures that for example, a 24-bit forward frame is not interpreted as a 16-bit forward frame when the receiver starts up during the transmission of the 24-bit forward frame.

A receiver shall accept frame sequences with the settling times given in Table 20.

Table 20 – Receiver settling time values

	Minimum	Typical	Maximum	Description
Settling time between forward frame and backward frame	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms		12,4 ms	Frame shall be accepted interpreted as backward frame.
	> 12,4 ms		< 13,4 ms	Grey area ^b
	13,4 ms			Frame shall not be interpreted as backward frame.
Settling time between forward frame and forward frame	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms			Frame shall be accepted interpreted as forward frame.
Settling time between first and second forward frame of send-twice forward frames ^c	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms		94 ms	Frames shall be accepted interpreted as send-twice forward frames.
	> 94 ms		< 105 ms	Grey area ^{c d}
	105 ms			Frames shall be accepted interpreted as two separate forward frames.
Settling time between backward frame and forward frame	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms			Frame shall be accepted interpreted as forward frame.
^a Because of the definition of the stop condition this is the minimum time to distinguish frames. ^b Frames within this area can be accepted or rejected interpreted in multiple ways. ^c See 9.3. ^d Frames within this area can be interpreted as send-twice forward frames or as two separate forward frames.				

8.2.5 Reception of backward frames

The reception of a backward frame shall start with the first active state after the forward frame which triggered the backward frame **if this first active state is detected within a maximum of 13,4 ms settling time.**

~~If a receiver detects a frame which~~ **this frame** triggers a frame size violation or bit timing violation, it shall be interpreted as a backward frame. Such a frame might contain information that is worth processing in certain cases. See also 7.4.4 **and 9.5.2.**

8.3 Multi-master transmitter timing

8.3.1 Multi-master transmitter bit timing

The multi-master transmitter bit timing shall be according to the values given in Table 21. Figure 12 illustrates a portion of a typical frame.

Regardless of the low level voltage and the high level voltage, the timing is measured at a level of 8,0 V.

Table 21 – Multi-master transmitter bit timing

	Minimum	Typical	Maximum
Half bit time $t_{\text{HIGH}}, t_{\text{LOW}}$	400,0 μs	416,7 μs	433,3 μs
Double half bit time $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	800,0 μs	833,3 μs	866,7 μs
Stop condition time T_{STOP}	2 400 2 450 μs		

A multi-master transmitter shall follow the rules of collision avoidance (see 9.1.2), collision detection (see 9.1.3), and collision recovery (see 9.1.4).

8.3.2 Multi-master transmitter frame sequence timing

In order to minimise the probability of collisions, different frame priorities shall be realised using different settling times.

NOTE 1 The usage of the forward frame priorities is described in IEC 62386-103.

Figure 13 shows the settling time between two consecutive frames.

For the settling time of frames with different priorities, the values given in Table 22 shall apply.

NOTE 2 When designing a bus powered bus unit, the minimum transmitter settling time can be regarded as a period during which power can reliably be drawn from the bus.

Table 22 – Multi-master transmitter settling time values


Settling time between	Minimum	Typical	Maximum
Forward frame and backward frame ^a	5,5 ms		10,5 ms
Any frame and forward frame (priority 1) ^b	13,5 ms	^c	14,7 ms ^d
Any frame and forward frame (priority 2) ^b	14,9 ms	^c	16,1 ms ^d
Any frame and forward frame (priority 3) ^b	16,3 ms	^c	17,7 ms ^d
Any frame and forward frame (priority 4) ^b	17,9 ms	^c	19,3 ms ^d
Any frame and forward frame (priority 5) ^b	19,5 ms	^c	21,1 ms ^d
^a This is a delay time where the backward frame can start regardless of transitions in between. ^b Also applicable after overlapping backward frames causing a receiver bit timing violation or a receiver frame size violation. ^c It is strongly recommended that a multi-master transmitter starts its transmission at a random point of time within the minimum and maximum settling time corresponding to the intended priority, as this helps in avoiding collisions. Clock tolerances need to be considered. ^d When a multi-master transmitter intends to send a frame with a certain priority but the maximum settling time for this priority has already passed, the transmitter can start its transmission immediately considering collision avoidance.			

9 Method of operation

9.8 Dealing with frames and commands

9.8.1 General

The flow from the moment a number of bits are received on bus interface until a command is executed is illustrated in Figure 20. The conditions to enter the next state are described below. Subclause 9.8 does not necessarily apply when using proprietary forward frames.



IEC

Figure 20 – Dealing with frames and commands

9.8.2 Frame received or rejected

Any frame consisting of valid bits and a stop condition shall be considered received, otherwise it shall be considered rejected.

9.8.3 Frame accepted or ignored

Any received frame that uses the correct frame type and correct number of data bits for a particular receiver shall be considered accepted, otherwise it shall be considered ignored.

9.8.4 Command accepted or ignored

Any accepted frame shall be analysed for content. If the content forms a command, this command shall be accepted, otherwise it shall be considered as an ignored command.

NOTE Further details on commands are given in IEC 62386-102, IEC 62386-103, the IEC 62386-2xx series and the IEC 62386-3xx series.

9.8.5 Command executed or discarded

Any accepted command shall be executed in the settling time between the frame in which it was received and the next possible frame on the bus, except when explicitly stated otherwise in the description of the command. Execution of the command could depend on resources to handle the command.

Accepted commands that are not executed are considered discarded.

NOTE 1 The next frame on the bus could be a new command or the answer to the received command.

NOTE 2 This timing requirement refers to the change of and the reaction to internal signals of a bus unit. The delay time between external signals and internal signals of a bus unit is not in the scope of this standard, but could be a performance issue of a system.

The refresh rate of internal variables (for example a status) should be such that a correct new value can be observed immediately following a command that changes this value (for example a configuration command), except when explicitly stated otherwise in the description of the command.

The execution of a command may involve the triggering of a process which itself takes longer than the settling time between frames.

NOTE 3 An example for such a process is a running fade.

9.1 Collision avoidance, collision detection and collision recovery

9.1.1 General

Collision avoidance (9.1.2), collision detection (9.1.3), and collision recovery (9.1.4) apply to multi-master transmitters only. They do not apply to backward transmissions.

A multi-master transmitter shall always attempt to avoid collisions before sending a forward frame.

As collisions cannot be avoided in all situations, a collision detection mechanism is necessary. A transmitter detecting a collision shall always cancel its own transmission immediately.

If after collision detection the resulting signal on the bus violates the timing requirements of 9.1.3, a collision recovery mechanism shall be applied.

9.1.2 Collision avoidance

Collision avoidance shall be achieved by checking the settling time before transmitting a forward frame. This implies that a multi-master transmitter shall not start a transmission when the bus is not in idle state.

NOTE The settling time depends on the frame priority used.

9.1.3 Collision detection

Collision detection shall be applied during the transmission of any forward frame.

When the resulting signal on the bus Table 24 is not identical to the signal the multi-master transmitter intended to transmit, the multi-master transmitter shall immediately stop its transmission.

When the transmitter that stopped its transmission can guarantee that the timing of the signal created before stopping the transmission does not meet one of the destroy areas given in Table 23 and Table 24, it shall return to collision avoidance as described in 9.1.2. The transmitter might restart its transmission when it is still required. See also Clause A.3.

Otherwise the transmitter that stopped its transmission shall check the timing of the signal on the bus:

- When the timing of the resulting signal does not meet one of the destroy areas given in Table 23 and Table 24, the transmitter shall return to collision avoidance as described in 9.1.2. The transmitter might restart its transmission when it is still required.

NOTE 1 In this case the resulting frame on the bus is still a valid forward frame and can be received by any bus unit on the bus.

- When the timing of the resulting signal on the bus meets one of the destroy areas given in Table 23 and Table 24, the transmitter shall follow the collision recovery method described in 9.1.4. After collision recovery the transmitter might restart its transmission.

NOTE 2 In this case there would be a risk that one or more devices connected to the bus could interpret the frame as containing relevant data, whilst others could reject it. This risk is averted by destroying the frame and thereby ensuring that all receivers will regard it as invalid.

Table 23 – Checking a logical bit, starting at an edge at the beginning of the bit

Minimum	Typical	Maximum	Description
		< 100 µs	Grey area ^c
100 µs		356,7 µs	Destroy area ^a
> 356,7 µs		< 400,0 µs	Grey area
400,0 µs		433,3 µs	Valid half bit
> 433,3 µs		< 476,7 µs	Grey area
476,7 µs			Destroy area ^{a,b}
^a Signals within the destroy area shall lead to collision recovery described in 9.1.4. ^b Only applicable for active state. ^c Pulses in that grey area may be ignored and not considered in decisions on timing as they may result from noise.			

Table 24 – Checking a logical bit, starting at an edge inside the bit

Minimum	Typical	Maximum	Description
		< 100 µs	Grey area ^c
100 µs		356,7 µs	Destroy area ^a
> 356,7 µs		< 400,0 µs	Grey area
400,0 µs		433,3 µs	Valid half bit
> 433,3 µs		< 476,7 µs	Grey area
476,7 µs		723,3 µs	Destroy area ^a
> 723,3 µs		< 800,0 µs	Grey area
800,0 µs	833,3 µs	866,7 µs	2 valid half bits
> 866,7 µs		< 943,3 µs	Grey area
943,3 µs			Destroy area ^{a,b}
^a Signals within the destroy area shall lead to collision recovery described in 9.1.4. ^b Only applicable for active state. ^c Pulses in that grey area may be ignored and not considered in decisions on timing as they may result from noise.			

The signal delay times of the transmitter and the receiver necessary for the check need to be taken into account when at multi-master transmitters. See Clause A.3.

Figure 15 shows which table is applicable at which time period in an example.




Figure 15 – Collision detection timing decision example

9.1.4 Collision recovery

When starting the collision recovery the multi-master transmitter shall force the bus to active state for the break time t_{BREAK} given in Table 25 within 450 μs at the latest.

NOTE 1 This results in all bus units detecting a bit timing violation. All multi-master transmitters will enter the collision recovery process.

After the break time the multi-master transmitter shall check the bus. If the bus is in active state, the multi-master transmitter shall return to collision avoidance as described in 9.1.2. Otherwise the multi-master transmitter shall return to collision avoidance as described in 9.1.2 also, but it shall restart its original transmission with a reduced settling time t_{RECOVER} .

NOTE 2 By this method the last transmitter releasing the bus will be the first restarting to transmit its forward frame.

Table 25 – Collision recovery timing

	Minimum	Typical	Maximum
Break time t_{BREAK}	1,2 ms		1,4 ms
Recovery time t_{RECOVER}	4,0 ms	^a	4,6 ms
^a It is strongly recommended that a multi-master transmitter start its transmission at a random point of time in the interval between the minimum and maximum recovery time, as this helps in avoiding collisions.			

When using proprietary frames this break time may not be long enough to guarantee detection. Care should be taken that the proprietary frame is still valid or a proprietary solution should be in place for these frames.

Figure 16 shows an example of the collision recovery mechanism:

Multi-master transmitter 1 detects a collision at point A of the frame it is intending to transmit and immediately forces the bus to active state for the break time t_{BREAK} . Multi-master transmitter 2 now detects the collision at point B of the frame it is intending to transmit. It also forces the bus to active state for the break time t_{BREAK} .

At the end of the break time t_{BREAK} of multi-master transmitter 1 the bus is still in active state (point C). Therefore multi-master transmitter 1 enters collision avoidance with the normal settling time depending on the priority of the forward frame to be transmitted. The settling time of multi-master transmitter 1 begins when the bus returns to idle state.

At the end of the break time of multi-master transmitter 2 the bus returns to idle state (point D). Therefore multi-master transmitter 2 enters collision avoidance with the reduced settling time t_{RECOVER} . As a consequence transmitter 2 will restart its transmission whilst transmitter 1 is still waiting for the end of its settling time.




Figure 16 – Collision recovery example

NOTE 3 The traces of multi-master transmitter 1 and multi-master transmitter 2 are shown only for explanation and cannot be measured in a real system, where only the signal labelled Bus occurs.

9.2 Transactions

This subclause shall apply for multi-master transmitters only.

The purpose of transactions is to ensure that a sequence of commands sent by one control device cannot be interrupted by another control device.

The first frame of the transaction shall be sent with priority 2, 3, 4 or 5. All remaining forward frames of the transaction shall be sent with priority 1. The priority of the first frame of a transaction shall depend on the primary purpose of the transaction. See IEC 62386-103 for details on priorities.

NOTE By definition a transaction can consist of a single forward frame.

Except during commissioning, a single transaction should not exceed a total duration of 400 ms so that more than one control device can get access to the bus in a reasonable time. The total duration of successively transmitted transactions from a single control device should not exceed 400 ms without at least one multi-master transmitter settling time exceeding the maximum settling time for priority 5.

9.3 Send-twice forward frames and send-twice commands

Some of the commands defined in ~~Part 102, Part 103, Parts 2xx, and Parts 3xx of IEC 62386~~ IEC 62386-102, IEC 62386-103, the IEC 62386-2xx series and the IEC 62386-3xx series need to be ~~received~~ accepted twice within a defined period of time before being executed. Control devices shall use send-twice forward frames for transmission of such commands.

A transmitter shall transmit two identical forward frames which make up a send-twice forward frame:

- with a settling time as shown in Table 17; see footnote c in the table, and
- without any other forward frame in-between.

A multi-master transmitter shall transmit two identical forward frames which make up a send-twice forward frame as a transaction.

A receiver shall accept two consecutive forward frames as a send-twice forward frame, if all of the following conditions hold:

- the settling time between the two identical forward frames is less or equal to the maximum receiver settling time given in Table 20;
- no active state occurs in between the two forward frames;
- the two forward frames are identical.

If any one of the above conditions is not met, the receiver shall interpret all frames as separate forward frames. Consequently the last forward frame received in this context may be interpreted as the first forward frame of a new pair of send-twice forward frames.

9.4 Command iteration

Some of the commands defined in Parts 102, 103, 2xx, and 3xx of this series trigger and extend appropriate functions when repeated periodically.

In addition to the requirements given in 8.1 and 8.3 of this standard, a transmitter shall transmit the commands of a command iteration following the requirements given in Table 26.

NOTE There could be other frames sent in-between the frames of a command iteration.

Table 26 – Transmitter command iteration timing

	Minimum	Typical	Maximum	Description
Transmitter command iteration interval			175 ms	Measured between the last rising edge of one frame and the last rising edge of the next following frame of a command iteration.

A receiver shall trigger the appropriate function when the frame of the first command of ~~a~~ command iteration is ~~received~~ **accepted**.

A receiver shall extend the appropriate function after each ~~reception~~ **acceptance** of the command if the frame is received before the maximum receiver command iteration timeout given in Table 27, even if other frames are received within the command iteration.

Table 27 – Receiver command iteration timing

	Minimum	Typical	Maximum	Description
Receiver command iteration timeout ^a	12,6 ms		180 ms	Accept as command of a command iteration.
	> 180 ms		< 220 ms	Grey area
	220 ms			Reject as command of a command iteration.
^a Measured between the point of time one frame of the command iteration was received and the next following frame was received; see 8.2.1.				

9.5 Usage of a shared interface

9.5.1 General

This subclause applies only to products where more than one logical unit or instance share the same physical interface.

9.5.2 Backward frames

The transmitter shall transmit a valid backward frame if the content of the backward frame of all logical units is identical. The answer NO to a query shall not be considered a backward frame with content.

If the content is not identical, the transmitter shall transmit a corrupted backward frame that contains an active state of at least 1 300 μs and maximum 2 000 μs .

NOTE This is to simulate overlapping backward frames.

9.5.3 Forward frames

The transmitter shall transmit the forward frames generated within the bus unit sequentially considering the priorities.

NOTE This is to ensure that a bus unit does not cause internally generated collisions.

9.6 Use of multiple bus power supplies

The sum of the maximum supply current of all bus power supply units connected to the bus shall not exceed 250 mA.

Bus power supplies shall not be connected to the bus with reversed polarity, however all power supplies shall be protected for such cases.

NOTE 1 In particular, the power dissipation has to be taken into account in such case of faulty wiring, as the voltage can be – 22,5 V worst case. A Zener-diode could be used.

NOTE 2 Whenever multiple power supplies are used the system might not have enough power to continue normal operation when one of the power supplies fails.

NOTE 3 See also Clause A.5.

9.7 Command execution

A command, having been received as described in 8.2, shall then be executed in the settling time between the frame in which it was received and the next possible frame on the bus, except when explicitly stated otherwise in the description of the command.

NOTE 1 The next frame on the bus could be a new command or the answer to the received command.

NOTE 2 This timing requirement refers to the change of and the reaction to internal signals of a bus unit. The delay time between external signals and internal signals of a bus unit is not in the scope of this standard, but could be a performance issue of a system.

The refresh rate of internal variables (for example a status) should be such that a correct new value can be observed immediately following a command that changes this value (for example a configuration command), except when explicitly stated otherwise in the description of the command.

The execution of a command may involve the triggering of a process which itself takes longer than the settling time between frames.

NOTE 3 An example for such a process is a running fade.

10 Declaration of variables

There are no variables for control gear or control devices defined in this standard.

11 Definition of commands

There are no commands for control gear or control devices defined in this standard.

12 Test procedures

Void

~~12.1 General notes on test~~

~~12.1.1 Abbreviations~~

~~The following abbreviations are used within the tests:~~

- ~~• DUT device under test : control gear, control device or bus power supply;~~
- ~~• TEq test equipment: e. g. voltage measurement instrument.~~

~~12.1.2 Ambient temperature~~

~~Tests shall be executed at an ambient temperature of $T_A = 25\text{ °C} \pm 5\text{ °C}$ unless otherwise stated. The relative humidity shall be in the range of 0 % to 90 % without condensation.~~

~~It is recommended that the tests be repeated at the maximum and minimum of the rated temperature range.~~

~~12.1.3 External power supply voltage and frequency~~

~~Unless otherwise specified, an externally powered DUT shall be tested with the rated voltage and frequency stated in the manual/documentation.~~

~~When an externally powered DUT is marked for use on a range of supply voltages/frequencies or has different separate rated supply voltages/frequencies, any voltage/frequency for which it is intended may be chosen for the tests.~~

~~It is recommended that the tests be repeated at the maximum and minimum of the rated voltage and frequency range.~~

~~12.1.4 Measurement requirements~~

~~The following measurement requirements apply when not otherwise noted for the tests.~~

- ~~• DC voltages shall be measured with a measurement instrument with an input resistance of more than 1 M Ω and a total error of less than 1,0 %.~~
- ~~• Currents shall be measured with a total error of less than 2,5 % of the target value.~~
- ~~• Bit timings shall be measured with a resolution of 1 μ s and a total error of less than 0,25 %.~~
- ~~• All other times shall be measured with a total error of less than 1,0 % or an absolute resolution of 1 μ s.~~

~~NOTE The tolerances have been specified narrow enough to allow keeping the test procedures' limits the same as the limits in the specification part of this standard. Therefore the limits within the test procedures are not modified by any tolerance.~~

~~12.1.5 Test signal generators and bus voltage sources~~

~~The output current of all test signal generators and bus voltage sources connected to the bus terminals of the DUT shall be limited to the maximum system current limit of 250 mA.~~

~~In order to test that a power supply cannot supply more than 250 mA, the test equipment shall be capable of sinking more than 250 mA.~~

~~12.1.6 Deviation from documentation~~

~~Measurement results of parameters which are to be documented in the literature and/or on the label, shall be compared with the values given in the literature and/or on the label.~~

~~12.1.7 Test setup~~

~~The bus wiring between the DUT and the TEq shall be separate from power and output wiring. The wiring length shall be in the range of 0,5 m to 2,0 m.~~

~~For all tests it shall be assumed that the communication between the DUT and the TEq is functioning properly, i.e. there are no communication errors due to distortions on the bus while testing is in progress.~~

~~12.1.8 Notation~~

~~12.1.8.1 Pseudo code~~

~~The test sequences are noted in form of a pseudo code. Colour coding, bold letters and italics are used to highlight **keywords**, *variables*, *comments* and strings.~~

~~12.1.8.2 Call of functions~~

~~The call of a function is noted as~~

~~(*returnValue1*;...;*returnValueN*) = **Function** (*text*; *inputValue1*; ...; *inputValueM*)~~

~~where~~

- ~~• *text* is an optional text for explanation for being displayed;~~
- ~~• *returnValue* represents zero or more return values of the function;~~
- ~~• *inputValue* represents one or more input values of the function;~~
- ~~• **Function** is the name of the function.~~

~~NOTE 1 *returnValue* can be used in the test steps following the call of the function.~~

~~Table 28 shows the defined keywords for function calls.~~

Table 28 — Function call keywords

Keyword	Description
Apply	A voltage or current has to be applied to the DUT
Calculate	A calculation has to be performed
Change	A change has to be made, for example in the test setup
Check	A condition, state or result has to be checked
Connect	Something has to be connected
Disconnect	Something has to be disconnected
Measure	A measurement has to be performed
Start	A procedure has to be started
Stop	A procedure has to be stopped
Switch_off	Something has to be switched off
Switch_on	Something has to be switched on
Remove	Something has to be removed from the DUT

NOTE 2 — Depending on the degree of automation of the test system the functions shown in Table 28 can result in a manual action of the user or in an automatically executed test step.

12.1.8.3 — Delay

A defined wait time within a test is noted as

wait time

where "time" specifies the time period by which the next test step is delayed.

12.1.8.4 — Time measurements

Starting a time measurement is noted as

start_timer (*timer_name*)

where *timer_name* specifies the name of the timer.

Getting the time since start of a timer is noted as

get_timer (*timer_name*)

where *timer_name* specifies the name of the timer.

12.1.8.5 — Flow keyword — break

The instruction

break

is used to leave loops at any time it is required.

12.1.8.6 — Flow keyword — for

A loop based on a for statement is noted as

```
for (i = startValue; condition; increment)
    ... // instruction(s) in the loop
endfor
```

```
... // next instruction outside the loop  
...
```

~~where *i* is the counting variable, *startValue* specifies the start value of the counting variable, *condition* specifies the condition for ending the loop, and *increment* specifies the value the counting variable is incremented at the end of each run through the loop.~~

~~12.1.8.7 Flow keyword — for each~~

~~A loop based on a for each statement is noted as~~

```
for each (expression)  
... // instruction(s) in the loop  
endfor  
... // next instruction outside the loop  
...
```

~~where *expression* is a list of elements. The loop is executed once for each of the elements in the list.~~

~~12.1.8.8 Flow keywords — if, else if and else~~

~~A conditional branch is noted as~~

```
if (condition)  
...   
else if (condition2)  
...   
else if (condition3)  
...   
else  
...   
endif  
...
```

~~where the instructions following the "if" or "else if" will be executed when the corresponding condition is true and the instructions following the "else" will be executed when all conditions are false.~~

~~The "else if" statement is optional and can be used more than once.~~

~~The "else" statement is optional.~~

~~12.1.8.9 Flow keyword — return~~

~~The instruction~~

~~**return**~~

~~is used to exit a subroutine or function and to return to the next instruction following the call of the subroutine or function.~~

~~12.1.8.10 Flow keyword — switch~~

~~A switch statement is noted as~~

```
switch (testVariable)  
—— case 0:  
... // instruction(s) for case 0  
—— break  
—— case 1:  
... // instruction(s) for case 1  
—— break
```

```

...
case n:
... // instruction(s) for case n
break
default:
... // instruction(s) for none of the cases
break
endswitch

```

where *testVariable* is an integer value. The instructions in the default path are executed when *testVariable* is not in the range of 0 to *n*.

~~12.1.8.11 Flow keyword – while~~

A loop based on a while statement is noted as

```

while (condition)
... // instruction(s) in the loop
endwhile
... // next instruction outside the loop

```

where the instructions inside the loop are executed as long as *condition* is true. The check of *condition* is done at the beginning of the loop.

~~12.1.8.12 Flow keywords – do and while~~

A loop based on a do/while statement is noted as

```

do
... // instruction(s) in the loop
while (condition)
... // next instruction outside the loop

```

where the instructions inside the loop are executed at least once and repeated as long as *condition* is true. The check of *condition* is done at the end of the loop.

~~12.1.8.13 Maximum of two numbers~~

The maximum of two numbers is noted as:

~~value = Max (a, b)~~

where *a* and *b* are the numbers which need to be compared, and *value* is the result of comparison.

~~12.1.8.14 Minimum of two numbers~~

The minimum of two numbers is noted as:

~~value = Min (a, b)~~

where *a* and *b* are the numbers which need to be compared, and *value* is the result of comparison.

~~12.1.8.15 Operators~~

The operators are shown in Table 29.

Table 29 — Defined operators

Operator	Description
$+$, $-$	add, subtract
$*$, $/$	multiply, divide
$\%$	module
$++$, $--$	increment, decrement
$<$, $<=$	less than, less than or equal to
$=$, $!=$	equal to, not equal to
$>$, $>=$	greater than, greater than or equal to
$=$	assignment
$<<n$, $>>m$	shift n bits left, shift m bits right
AND, OR, !, $\sim$	logical and, logical or, logical negation, bitwise complement
$\&$, $ $, $\wedge$	bitwise and, bitwise or, bitwise exclusive or
array $[]$	declaration of an array

12.1.8.16 — Output message — error

An error is noted as:

error number string

where **number** is a unique number for identification of the error inside the test sequence and string contains the message itself.

NOTE 1 — string can also contain values of variables.

NOTE 2 — An automated test system can combine the sequence number with the unique number of the error in the test protocol.

12.1.8.17 — Output message — halt

A halt is noted as:

halt number string

where **number** is a unique number for identification of the halt inside the test sequence and string contains the message itself.

Halt shall stop the execution of the selected sequences, as an error has occurred that requires the tests to restart from the beginning.

NOTE 1 — string can also contain values of variables.

NOTE 2 — An automated test system can combine the sequence number with the unique number of the halt in the test protocol.

12.1.8.18 — Output message — report

A report is noted as:

report number string

where **number** is a unique number for identification of the report inside the test sequence and string contains the message itself.

NOTE 1 — string can also contain values of variables.

NOTE 2—An automated test system can combine the sequence number with the unique number of the report in the test protocol.

~~12.1.8.19 Output message—warning~~

A warning is noted as:

~~warning number~~ string

where ~~number~~ is a unique number for identification of the warning inside the test sequence and string contains the message itself.

NOTE 1—string can also contain values of variables.

NOTE 2—An automated test system can combine the sequence number with the unique number of the warning in the test protocol.

~~12.1.8.20 Rounding down~~

A given value is rounded to the largest previous integer and is noted as:

~~RoundDown~~ (*value*)

where ~~value~~ is the value which needs to be rounded.

~~12.1.8.21 Rounding up~~

A given value is rounded to the smallest following integer and is noted as:

~~RoundUp~~ (*value*)

where ~~value~~ is the value which needs to be rounded.

~~12.1.8.22 User actions~~

A user action is noted as:

~~outputValue = UserInput~~ (*message, expectedInput*)

where ~~expectedInput~~ is one of the following:

- ~~OK: A pop-up window with an OK button. In this case *outputValue* is not used.~~
- ~~YesNo: A pop-up window with a Yes and a No button. In this case *outputValue* is a boolean, TRUE if the Yes button was pressed, and FALSE if the No button was pressed.~~
- ~~Value [expected units]: A value in the expected units (s, ms, mA, V, etc). In this case *outputValue* is a value in the expected units.~~

The keyword is followed by a descriptive text or a variable, as shown in the following example:

~~supplyCurrent = UserInput~~ (Enter the supply current stated in the manual, *value* [mA])

~~lampAvailable = UserInput~~ (Is the lamp disconnected?, *YesNo*)

NOTE—It is possible to automate such user actions in a test system.

~~12.1.8.23 Test results~~

A test step can result in a report, a warning or an error. Each report, warning or error is followed by a unique integer number, identifying the test step inside the test sequence.

If an error is reported, the DUT shall be declared to be not compliant with the requirements checked by the test.

~~A DUT shall be claimed to be compliant to the IEC 62386 only if all tests are passed without any error.~~

~~NOTE – Warnings and reports are for information only.~~

~~The test report generated by an automated test system should include the subclause number of the test sequence within IEC 62386, followed by a dot and the unique integer number of the error, warning or report.~~

~~12.2 – General interface tests~~

~~12.2.1 – Label and literature check~~

~~The availability of the label and of the manual (literature) shall be checked by inspection.~~

~~Test description:~~

```
label = UserInput (Is label of DUT available?, YesNo)
literature = UserInput (Is literature of DUT available?, YesNo)
if (label)
    report 1 Label of DUT is available.
else
    error 1 Label of DUT not available.
endif
if (literature)
    report 2 Manual (literature) of DUT is available.
else
    error 2 DUT does not have a manual (literature).
endif
```

~~12.2.2 – Interface marking check~~

~~The compliance of the DUT with the applicable marking requirements of 5.2 and 6.2 shall be checked by inspection.~~

~~Test description:~~

```
labelAvailable = UserInput (Is label of DUT available?, YesNo)
if (labelAvailable)
    powerSupply = UserInput (Is a bus power supply in the bus unit?, YesNo)
    if (powerSupply)
        markings = "(da-, da+)" or "(DA-, DA+)"
    else
        markings = "(da, da)" or "(DA, DA)"
    endif
    markingsAvailable = UserInput (Is interface marked with markings?, YesNo)
    if (markingsAvailable)
        report 1 Bus unit's interface is marked correctly.
    else
        colourCoding = UserInput (Is bus unit's interface marked using colour coding?, YesNo)
        if (colourCoding)
            colourRepresentation = UserInput (Is colour coding representing the markings marked on the bus unit?, YesNo)
            if (colourRepresentation)
                report 2 The interface is marked using colour coding, and the colour representation is given on the bus unit.
            else
                error 1 The interface is marked using colour coding, but the colour representation is not given on the bus unit.
            endif
        else
            error 1 The interface is not marked using colour coding.
        endif
    endif
endif
```

```

        endif
    else
        error 2 The bus unit's interface is not marked correctly.
    endif
endif
multipleInterfaceAvailable = UserInput (Is more than one interface available on DUT?, YesNo)
if (multipleInterfaceAvailable)
    multipleInterfaceRepresentation = UserInput (Is distinct marking of different interfaces available on the bus unit?, YesNo)
    if (multipleInterfaceRepresentation)
        report 3 The different interfaces are distinctly marked on the bus unit.
    else
        error 3 The different interfaces are not distinctly marked on the bus unit.
    endif
endif
endif
endif

```

~~12.2.3 Bus powered bus unit marking check~~

The compliance of the DUT with the applicable marking requirements of 5.6 shall be checked by inspection.

Test description:

```

busPoweredUnit = UserInput (Is DUT bus powered?, YesNo)
if (busPoweredUnit)
    labelAvailable = UserInput (Is label of DUT available?, YesNo)
    labelMaxCurrent = No
    labelStartUp = No
    literatureAvailable = UserInput (Is literature of DUT available?, YesNo)
    literatureMaxCurrent = No
    literatureStartUp = No
    if (labelAvailable)
        labelMaxCurrent = UserInput (Is maximum current consumption of DUT shown on the label?, YesNo)
        labelStartUp = UserInput (Is maximum start-up time of DUT shown on the label?, YesNo)
        if (labelMaxCurrent)
            labelMaxConsumption = UserInput (Enter maximum current consumption according to label, value [mA])
        endif
        if (labelStartUp)
            labelStartUpTime = UserInput (Enter maximum start-up time according to label, value [ms])
        endif
    endif
endif
if (literatureAvailable)
    literatureMaxCurrent = UserInput (Is maximum current consumption of DUT stated in literature?, YesNo)
    literatureStartUp = UserInput (Is maximum start-up time of DUT stated in literature?, YesNo)
    if (literatureMaxCurrent)
        literatureMaxConsumption = UserInput (Enter maximum current consumption according to literature, value [mA])
    endif
    if (literatureStartUp)
        literatureStartUpTime = UserInput (Enter maximum start-up time according to literature, value [ms])
    endif
endif
endif

```

```
endif
if (labelMaxCurrent AND literatureMaxCurrent)
    if (labelMaxConsumption == literatureMaxConsumption)
        report 1 The maximum current consumption is labelMaxConsumption mA and is
shown on the label and is stated in the literature.
    else
        error 1 The maximum current consumption shown on the label
labelMaxConsumption mA differs from that stated in the literature
literatureMaxConsumption mA.
    endif
else
    if (labelMaxCurrent)
        report 2 The maximum current consumption is labelMaxConsumption mA and is
shown on the label.
    else
        warning 1 The maximum current consumption is not shown on the label.
    endif
    if (literatureMaxCurrent)
        report 3 The maximum current consumption is literatureMaxConsumption mA
and is stated in the literature.
    else
        error 2 The maximum current consumption is not stated in the literature.
    endif
endif
if (labelStartUp AND literatureStartUp)
    if (labelStartUpTime == literatureStartUpTime)
        report 4 The maximum start-up time is labelStartUpTime ms and is shown on
the label and stated in the literature.
    else
        error 3 The maximum start-up time shown on the label labelStartUpTime ms
differs from that stated in the literature literatureStartUpTime ms.
    endif
else
    if (labelStartUp)
        report 5 The maximum start-up time is labelStartUpTime ms and is shown on
the label.
    else
        warning 2 The maximum start-up time is not shown on the label.
    endif
    if (literatureStartUp)
        report 6 The maximum start-up time is literatureStartUpTime ms and is stated
in the literature.
    else
        error 4 The maximum start-up time is not stated in the literature.
    endif
endif
else
    report 7 The DUT is not bus-powered.
endif
```

~~12.2.4 Bus power supply marking check~~

~~The compliance of the DUT with the applicable marking requirements of 6.2, 6.5, and 6.6.2 shall be checked by inspection.~~

Test description:

```
busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, YesNo)
if (busPowerSupplyAvailable)
    onlyOnePowerSupply = UserInput (Is the power supply designed to be the only one in
the system?, YesNo)
```

```

labelAvailable = UserInput (Is label of DUT available?, YesNo)
literatureAvailable = UserInput (Is literature of DUT available?, YesNo)
if (labelAvailable)
    markingsAvailable = UserInput (Are the bus power supply terminals marked with
    "DA+" and "DA-" or "da+" and "da-"?, YesNo)
    if (markingsAvailable)
        report 1 Bus power supply terminals are marked correctly with "DA+" and "DA-"
        or "da+" and "da-" on DUT.
    else
        colourCodingAvailable = UserInput (Is colour coding used to mark the DUT
        terminals?, YesNo)
        if (colourCodingAvailable)
            colourRepresentation = UserInput (Is colour coding representing "+" and
            "-" on the DUT?, YesNo)
            if (colourRepresentation)
                report 2 The bus power supply terminals are marked correctly using
                colour coding.
            else
                error 1 The bus power supply terminals are marked using colour
                coding, but colour coding representation is not given on the DUT.
            endif
        else
            error 2 The bus power supply terminals are not marked correctly on the
            DUT.
        endif
    endif
endif
labelMaxSupply = UserInput (Is maximum supply current shown on the label?,
YesNo)
labelGuaranteedSupply = UserInput (Is guaranteed supply current shown on the
label?, YesNo)
if (labelMaxSupply)
    labelMaxSupplyCurrent = UserInput (Enter maximum supply current stated on
    the label, value [mA])
    if (labelMaxSupplyCurrent > 250 mA)
        error 3 Maximum supply current stated on the label is greater than the
        specified maximum supply current of 250 mA.
    endif
    if (onlyOnePowerSupply AND labelMaxSupplyCurrent != 250 mA)
        error 4 Maximum supply current stated on the label for a power supply
        designed to be the only one in the system is not 250 mA.
    endif
endif
if (labelGuaranteedSupply)
    labelGuaranteedSupplyCurrent = UserInput (Enter maximum guaranteed
    supply current stated on the label, value [mA])
    if (labelGuaranteedSupplyCurrent > labelMaxSupplyCurrent)
        error 5 Guaranteed supply current stated on the label is greater than the
        provided maximum supply current stated on the label.
    endif
    if (labelGuaranteedSupplyCurrent < 8 mA)
        error 6 Guaranteed supply current stated on the label is less than the
        specified minimum supply current of 8 mA.
    endif
endif
endif
endif
if (literatureAvailable)
    literatureMaxSupply = UserInput (Is maximum supply current stated in the
    literature?, YesNo)
    literatureGuaranteedSupply = UserInput (Is guaranteed supply current stated in the
    literature?, YesNo)

```

```

literatureShutDown = UserInput (Is a shutdown mechanism described in the
literature?, YesNo)
if (literatureMaxSupply)
    literatureMaxSupplyCurrent = UserInput (Enter maximum supply current stated
    in the literature, value [mA])
    if (literatureMaxSupplyCurrent > 250 mA)
        error 7 Maximum supply current stated in the literature is greater than the
        specified maximum supply current of 250 mA.
    endif
    if (onlyOnePowerSupply AND literatureMaxSupplyCurrent != 250 mA)
        error 8 Maximum supply current stated in the literature for a power supply
        designed to be the only one in the system is not 250 mA.
    endif
endif
if (literatureGuaranteedSupply)
    literatureGuaranteedSupplyCurrent = UserInput (Enter maximum guaranteed
    supply current stated in the literature, value [mA])
    if (literatureGuaranteedSupplyCurrent > literatureMaxSupplyCurrent)
        error 9 Guaranteed supply current stated in the literature is greater than
        the provided maximum supply current stated in the literature.
    endif
    if (literatureGuaranteedSupplyCurrent < 8 mA)
        error 10 Guaranteed supply current stated in the literature is less than the
        specified minimum supply current of 8 mA.
    endif
endif
if (literatureShutDown)
    labelShutDown = UserInput (Is shutdown mechanism marked on the label?,
    YesNo)
endif
endif
if (labelMaxSupply AND literatureMaxSupply)
    if (labelMaxSupplyCurrent == literatureMaxSupplyCurrent)
        report 3 The maximum supply current is labelMaxSupplyCurrent mA and is
        shown on the label and stated in the literature.
    else
        error 11 The maximum supply current shown on the label
        labelMaxSupplyCurrent mA differs from that stated in the literature
        literatureMaxSupplyCurrent mA.
    endif
else
    if (labelMaxSupply)
        report 4 The maximum supply current is labelMaxSupplyCurrent mA and is
        stated on the label.
    else
        warning 1 The maximum supply current is not stated on the label.
    endif
    if (literatureMaxSupply)
        report 5 The maximum supply current is literatureMaxSupplyCurrent mA and is
        stated in the literature.
    else
        error 12 The maximum supply current is not stated in the literature.
    endif
endif
endif
if (labelGuaranteedSupply AND literatureGuaranteedSupply)
    if (labelGuaranteedSupplyCurrent == literatureGuaranteedSupplyCurrent)
        report 6 The guaranteed supply current is labelGuaranteedSupplyCurrent mA
        and is shown on the label and stated in the literature.
    else

```

```

error 13 The guaranteed supply current shown on the label
labelGuaranteedSupplyCurrent mA differs from that stated in the literature
literatureGuaranteedSupplyCurrent mA.
endif
else
  if (labelGuaranteedSupply)
report 7 The guaranteed supply current is labelGuaranteedSupplyCurrent mA
and is shown on the label.
  else
warning 2 The guaranteed supply current is not shown on the label.
  endif
  if (literatureGuaranteedSupply)
report 8 The guaranteed supply current is literatureGuaranteedSupplyCurrent
mA and is stated in the literature.
  else
error 14 The guaranteed supply current is not stated in the literature.
  endif
endif
if (literatureShutDown)
report 9 The literature states that the DUT has a shutdown mechanism.
  if (labelShutDown)
report 10 The shutdown mechanism is indicated on the label.
  else
warning 3 The shutdown mechanism is not indicated on the label.
  endif
endif
else
report 11 No bus power supply in the DUT.
endif

```

12.2.5 ~~Insulation test~~

The compliance of the DUT with the requirements of 4.9 shall be checked with the corresponding tests defined in IEC 61347.

The following simplified test, based on measurement of the resistance, can be used as an initial check, but cannot replace the safety relevant test of IEC 61347.

Test description:

```

Disconnect (DUT completely from supply power, bus, and load)
numberOfOtherTerminals = UserInput (Enter number of other terminals than interface
terminals, value)
numberOfInterfaceTerminals = UserInput (Enter number of interface terminals, value)
for (n = 1; n <= numberOfOtherTerminals; n++)
  for (m = 1; m <= numberOfInterfaceTerminals; m++)
resistance = Measure (Resistance between other terminal n and interface terminal
m in MΩ)
if (resistance > 2 MΩ)
report 1 Resistance between other terminal n and interface terminal m is
resistance MΩ.
  else
error 1 Resistance between other terminal n and interface terminal m is too
small. Actual: resistance MΩ. Expected: > 2 MΩ.
  endif
endfor
endfor

```

~~12.2.6 Capacitor check~~

~~The compliance of the DUT with 5.3 and 6.3 shall be checked by inspection of the circuit diagram or the circuit itself.~~

~~Test description:~~

```
polarity = UserInput (Is interface polarity insensitive?, YesNo)
if (polarity)
    capacitor = UserInput (Based on electrical circuit or schematic diagram: Are the
    capacitors connected to earth only at negative pole of rectifier OR is there no capacitor to
    earth?, YesNo)
    if (capacitor)
        report 1 Capacitor check passed.
    else
        error 1 Capacitor check failed.
    endif
else
    capacitor = UserInput (Based on electrical circuit or schematic diagram: Are the
    capacitors connected to earth only at negative pole of the interface OR is there no
    capacitor to earth?, YesNo)
    if (capacitor)
        report 2 Capacitor check passed.
    else
        error 2 Capacitor check failed.
    endif
endif
```

~~12.3 Bus power supply tests~~

~~12.3.1 Voltage rating test~~

~~The open circuit voltage of the bus power supply shall be measured.~~

~~Test description:~~

```
busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, YesNo)
if (busPowerSupplyAvailable)
    Switch_on (external power)
    wait 5,5 s
    openCircuitVoltage = Measure (Open circuit voltage of the bus power supply in V)
    if (openCircuitVoltage > 12 V AND openCircuitVoltage < 20,5 V)
        report 1 The open circuit voltage is openCircuitVoltage V.
    else
        error 1 The open circuit voltage is outside the specified voltage range. Actual:
        openCircuitVoltage V. Expected: 12,0 V to 20,5 V.
    endif
    Switch_off (external power)
else
    report 2 No bus power supply in the DUT.
endif
```

~~If the bus power supply shares its interface with a bus unit, it might be not possible to measure the open circuit voltage. In such a case, the output voltage during idle state shall be measured instead, which might require the use of an oscilloscope.~~

~~It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.~~

~~12.3.2 Voltage rise time test~~

~~The output voltage shall be measured after a short circuit. The rise time of the voltage shall be analysed.~~

~~Test description:~~

```

busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, YesNo)
if (busPowerSupplyAvailable)
    Switch_on (external power)
    do
        openCircuitVoltage = Measure (Open circuit voltage in V)
    while (openCircuitVoltage < 12 V)
    Apply (short circuit)
    wait 100 ms
    Remove (short circuit)
    start_timer (time1)
    riseTime = 0 s
    do
        openCircuitVoltage = Measure (Open circuit voltage in V)
    while (openCircuitVoltage < 12 V)
    riseTime = get_timer (time1)
    if (riseTime <= 10 µs)
        report 1 The measured voltage rise time is riseTime µs.
    else
        error 1 The measured voltage rise time is longer than the specified maximum
        voltage rise time. Actual: riseTime µs. Expected: ≤ 10 µs.
    endif
    Switch_off (external power)
else
    report 2 No bus power supply in the DUT.
endif


```

~~It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.~~

~~12.3.3 Current rating test~~

~~The output current shall be measured at different output voltages to check the values of the maximum supply current and the guaranteed supply current given in Table 13.~~

~~For the test the test signal shown in Figure 17 shall be applied and the current shall be recorded. The recorded current shall be analysed during phase 1 and phase 2.~~



IEC

Figure 17 — Current rating test signal

Test description:

```

busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, Yes/No)
if (busPowerSupplyAvailable)
    maxSupplyCurrentManual = UserInput (Enter the maximum supply current shown on the
    label or stated in the literature, value [mA])
    guaranteedSupplyCurrentManual = UserInput (Enter the guaranteed supply current
    shown on the label or stated in the literature, value [mA])
    Switch_on (external power)
    wait 5.5 s
    Apply (test signal of phase 1, see Figure 16)
    maxSupplyCurrent = Measure (Maximum supply current during phase 1 in mA)
    Apply (test signal of phase 2, see Figure 16)
    measuredSupplyCurrent = Measure (Supply current during phase 2 in mA)
    if (maxSupplyCurrentManual > 250 mA)
        error 1 The documented maximum supply current is greater than the specified
        maximum current. Actual: maxSupplyCurrentManual mA. Expected: ≤ 250 mA.
    endif
    if (guaranteedSupplyCurrentManual > 250 mA)
        error 2 The documented guaranteed supply current is greater than the specified
        maximum. Actual: guaranteedSupplyCurrentManual mA. Expected: ≤ 250 mA.
    endif
    if (guaranteedSupplyCurrentManual > maxSupplyCurrentManual)
        error 3 The documented guaranteed supply current is greater than the documented
        maximum current. Actual: guaranteedSupplyCurrentManual mA. Expected: ≤
        maxSupplyCurrentManual
    endif
    if (maxSupplyCurrent <= 250 mA)
        if (maxSupplyCurrent > maxSupplyCurrentManual)
            error 4 The measured maximum supply current during phase 1 is greater than
            the documented maximum current. Actual: maxSupplyCurrent mA. Expected: ≤
            maxSupplyCurrentManual
        else
            report 1 The measured supply current during phase 1 is maxSupplyCurrent mA.
            The documented maximum value is maxSupplyCurrentManual mA.
        endif
    else
        error 5 The measured maximum supply current during phase 1 is greater than the
        specified maximum current. Actual: maxSupplyCurrent mA. Expected: ≤ 250 mA.
    endif
    if (measuredSupplyCurrent > 8 mA)

```

```


if (measuredSupplyCurrent >= guaranteedSupplyCurrentManual)
    report 2 The measured supply current measuredSupplyCurrent mA matches the
    documented guaranteed value guaranteedSupplyCurrentManual mA.
else
    error 6 The measured supply current is below the documented guaranteed
    value. Actual: measuredSupplyCurrent mA. Expected:  $\geq$ 
    guaranteedSupplyCurrentManual mA.
endif
else
    error 7 The measured supply current is less than the specified minimum current.
    Actual: measuredSupplyCurrent mA. Expected:  $\geq 8$  mA.
endif
if (measuredSupplyCurrent <= maxSupplyCurrent)
    report 3 The measured supply current is less than or equal to the measured
    maximum supply current.
else
    error 8 The measured supply current is greater than the measured maximum supply
    current. Actual: measuredSupplyCurrent mA. Expected:  $\leq$  maxSupplyCurrent mA.
endif
Switch_off (external power)
else
    report 4 No bus power supply in the DUT.
endif

```

It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.

12.3.4 Dynamic behaviour test

The test setup shall be as shown in Figure 18.



IEC

Figure 18 – Dynamic behaviour test setup

During the test the signal shown in Figure 19 shall be applied and the current and voltage at the interface of the DUT shall be recorded. The current overshoot time, current overshoot amplitude, voltage overshoot time, voltage undershoot time, voltage overshoot amplitude, and voltage undershoot amplitude defined in 6.5.4 shall be measured and the overshoot charge shall be calculated.

If there is more than one overshoot, the maximum overshoot amplitude shall be used for the decision and the total overshoot time shall be calculated.




Figure 19 – Dynamic behaviour test signal

Test description:

```

busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, YesNo)
if (busPowerSupplyAvailable)
    Switch_on (external power)
    wait 5,5 s
    Apply (test signal, see Figure 18)
    currentOvershootAmplitude = Measure (Current overshoot amplitude in mA (if there is
    more than one overshoot, the highest amplitude shall be used))
    currentOvershootTime = Measure (Current overshoot time in μs (if there is more than
    one overshoot, the sum of all times shall be used))
    chargeOvershoot = currentOvershootAmplitude * currentOvershootTime
    peakUndershootVoltage = Measure (Highest undershoot voltage amplitude in V of the
    bus power supply. Enter 0 V if no voltage undershoot occurred.)
    peakOvershootVoltage = Measure (Highest overshoot voltage amplitude in V of the bus
    power supply. Enter 0 V if no overshoot occurred.)
    voltageUndershootTime = Measure (Voltage undershoot time in μs. If there is more than
    one undershoot, the sum of all undershoot times shall be used. Enter 0 μs if no
    undershoot occurred.)
    voltageOvershootTime = Measure (Voltage overshoot time in μs. If there is more than
    one overshoot, the sum of all overshoot times shall be used. Enter 0 μs if no overshoot
    occurred.)
    if (currentOvershootAmplitude <= 200 mA)
        report 1 The measured current overshoot amplitude is currentOvershootAmplitude
        mA.
    else
        error 1 The measured current overshoot amplitude is above the limit. Actual:
        currentOvershootAmplitude mA. Expected: ≤ 200 mA.
    endif
    if (currentOvershootTime <= 10 μs)
        report 2 The measured current overshoot time is currentOvershootTime μs.
    else
        error 2 The measured current overshoot time is above the limit. Actual:
        currentOvershootTime μs. Expected: ≤ 10 μs.
    endif
    if (chargeOvershoot <= 1 μAs)
        report 3 The measured current overshoot charge is chargeOvershoot μAs.
    else
        error 3 The measured current overshoot charge is above the limit. Actual:
        chargeOvershoot μAs. Expected: ≤ 1 μAs.
    endif
    if (peakUndershootVoltage <= 0,5 V)

```

```

report 4 The measured peak undershoot voltage amplitude is
peakUndershootVoltage V
else
error 4 The measured peak undershoot voltage amplitude is above the specified
limit. Actual: peakUndershootVoltage V. Expected: ≤ 0,5 V.
endif
if (peakOvershootVoltage ≤ 2 V)
report 5 The measured peak overshoot voltage amplitude is peakOvershootVoltage
V.
else
error 5 The measured peak overshoot voltage is above the specified limit. Actual:
peakOvershootVoltage. Expected: ≤ 2 V.
endif
if (voltageUndershootTime ≤ 100 µs)
report 6 The measured voltage undershoot time is voltageUndershootTime µs.
else
error 6 The measured voltage undershoot time is above the limit. Actual:
voltageUndershootTime µs. Expected: ≤ 100 µs.
endif
if (voltageOvershootTime ≤ 100 µs)
report 7 The measured voltage overshoot time is voltageOvershootTime µs.
else
error 7 The measured voltage overshoot time is above the limit. Actual:
voltageOvershootTime µs. Expected: ≤ 100 µs.
endif
Switch_off (external power)
else
report 8 No bus power supply in the DUT.
endif

```

~~It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.~~

12.3.5 ~~Power-on open circuit test~~

~~The behaviour of the bus power supply shall be checked at power-on. The output voltage shall be recorded. The peak output voltage, the voltage overshoot/undershoot amplitude and the voltage overshoot/undershoot time shall be measured.~~

~~If there is more than one overshoot/undershoot, the maximum overshoot/undershoot amplitude shall be used for the decision and the total voltage overshoot/undershoot time shall be calculated.~~

Test description:

```

busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, YesNo)
if (busPowerSupplyAvailable)
Switch_on (external power)
peakUndershootVoltage = Measure (Lowest undershoot voltage amplitude in V.)
peakOvershootVoltage = Measure (Highest overshoot voltage amplitude in V.)
voltageUndershootTime = Measure (Voltage undershoot time in µs. If there is more than
one undershoot, the sum of all undershoot times shall be used.)
voltageOvershootTime = Measure (Voltage overshoot time in µs. If there is more than
one overshoot, the sum of all overshoot times shall be used.)
if (peakUndershootVoltage ≤ 0,5 V)
report 1 The measured peak undershoot voltage amplitude is
peakUndershootVoltage V
else
error 1 The measured peak undershoot voltage amplitude is above the specified
limit. Actual: peakUndershootVoltage V. Expected: ≤ 0,5 V.
endif

```

```
if (peakOvershootVoltage <= 2 V)
    report 2 The measured peak overshoot voltage amplitude is peakOvershootVoltage V.
else
    error 2 The measured peak overshoot voltage is above the specified limit. Actual:
    peakOvershootVoltage. Expected: ≤ 2 V.
endif
if (voltageUndershootTime <= 100 µs)
    report 3 The measured voltage undershoot time is voltageUndershootTime µs.
else
    error 3 The measured voltage undershoot time is above the limit. Actual:
    voltageUndershootTime µs. Expected: ≤ 100 µs.
endif
if (voltageOvershootTime <= 100 µs)
    report 4 The measured voltage overshoot time is voltageOvershootTime µs.
else
    error 4 The measured voltage overshoot time is above the limit. Actual:
    voltageOvershootTime µs. Expected: ≤ 100 µs.
endif
Switch_off (external power)
else
    report 5 No bus power supply in the DUT.
endif
```

~~It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.~~

~~12.3.6 Power-on timing test~~

~~The behaviour of the bus power supply shall be checked at power-on. A resistor shall be connected to the bus power supply. The output current shall be recorded and the current overshoot amplitude, the current overshoot time and the power-on time shall be measured. The overshoot charge shall be calculated.~~

~~If there is more than one overshoot the maximum overshoot amplitude shall be used for the decision and the total current overshoot time shall be calculated.~~

~~The test limit for the power-on time depends on the type of bus power supply (see 6.6).~~

Test description:

```
busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, YesNo)
if (busPowerSupplyAvailable)
    busPowerSupplyType = UserInput (What type of bus power supply is there?
    1 = normal bus power supply;
    2 = advanced bus power supply;
    3 = integrated bus power supply (other supplies allowed);
    4 = integrated bus power supply (no other supply allowed), value)
    switch (busPowerSupplyType)
        case 1:
            powerOnTimeLimit = 250 ms
            break
        case 2:
            powerOnTimeLimit = 400 ms
            break
        case 3:
            powerOnTimeLimit = 400 ms
            break
        case 4:
            powerOnTimeLimit = 5000 ms
```

```

        break
    default:
        halt 1 (unexpected power supply type found.)
        break
endswitch
guaranteedSupplyCurrent = UserInput (Enter the guaranteed supply current, value [mA])
Apply (resistor of 12000/ guaranteedSupplyCurrent  $\Omega$ )
Switch_on (external power)
start_timer (time1)
timeout = 2 * powerOnTimeLimit
powerOnTime = -1
do
    supplyCurrent = Measure (Current supplied by the DUT in mA)
    supplyVoltage = Measure (Bus power supply voltage in V)
    if (supplyVoltage >= 12V AND powerOnTime == -1)
        powerOnTime = get_timer (time1)
    endif
    currentOvershootTime = Measure (Current overshoot time in  $\mu$ s (if there is more
    than one overshoot, the sum of all overshoot times shall be used))
    currentOvershootAmplitude = Measure (Current overshoot amplitude in mA (if there
    is more than one overshoot, the highest overshoot amplitude shall be used))
while ((get_timer (time1) < timeout)
chargeOvershoot = currentOvershootAmplitude * currentOvershootTime
if (currentOvershootAmplitude <= 200 mA)
    report 1 The measured current overshoot amplitude is currentOvershootAmplitude
    mA.
else
    error 1 The measured current overshoot amplitude is above the limit. Actual:
    currentOvershootAmplitude mA. Expected:  $\leq$  200 mA.
endif
if (currentOvershootTime <= 10  $\mu$ s)
    report 2 The measured current overshoot time is currentOvershootTime  $\mu$ s.
else
    error 2 The measured current overshoot time is above the limit. Actual:
    currentOvershootTime  $\mu$ s. Expected:  $\leq$  10  $\mu$ s.
endif
if (chargeOvershoot <= 1  $\mu$ As)
    report 3 The measured current overshoot charge is chargeOvershoot  $\mu$ As.
else
    error 3 The measured current overshoot charge is above the limit. Actual:
    chargeOvershoot  $\mu$ As. Expected:  $\leq$  1  $\mu$ As.
endif
if (powerOnTime <= powerOnTimeLimit)
    report 4 The measured power on time is powerOnTime ms.
else
    error 4 The measured power on time is above the limit. Actual: powerOnTime ms.
    Expected:  $\leq$  powerOnTimeLimit ms.
endif
Switch_off (external power)
Remove (resistor)
else
    report 5 No bus power supply in the DUT.
endif

```

It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.

12.3.7 Power supply short interruptions test

The behaviour of the bus power supply shall be checked when the external power supply is interrupted for a time of 200 ms. The output voltage of the DUT shall be limited to a maximum

~~voltage of 12 V. The output current shall be recorded. The time between the beginning of the external power interruption and the bus power supply feeding the guaranteed supply current given in Table 13 shall be measured as restart time. The restart time shall be compared to the start-up time limit given in Table 6.~~

Test description:

~~*busPowerSupplyAvailable* = **UserInput** (Is there a bus power supply in the DUT?, Yes/No)
if (*busPowerSupplyAvailable*)~~

~~*guaranteedSupplyCurrent* = **UserInput** (Enter the guaranteed supply current, *value* [mA])
Apply (resistor of 12000/ *guaranteedSupplyCurrent* Ω)
Switch_on (external power)
wait 5,5 s
Switch_off (external power)
wait 200 ms
Switch_on (external power)
restartTime = **Measure** (Restart time of the bus power supply in ms: Time from the moment the current is below *guaranteedSupplyCurrent* until the current is again above *guaranteedSupplyCurrent*)
if (*restartTime* < 450 ms) // Any longer might cause system failure behavior
 report 1 The measured restart time is *restartTime* ms.
else
 error 1 The measured restart time is above the limit. Actual: *restartTime* ms.
 Expected: < 450 ms.
endif
Switch_off (external power)
Remove (resistor)~~

~~**else**
 report 2 No bus power supply in the DUT.
endif~~

~~It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.~~

12.3.8 Power supply short circuit test

~~The behaviour of the bus power supply shall be checked when a short circuit is applied and when it is released again.~~

~~During the short circuit the output current shall be recorded. The shutdown time from applying the short circuit to the DUT turning off the output shall be measured, if applicable.~~

~~If the DUT has switched off the output, the restart period shall be measured.~~

Test description:

~~*busPowerSupplyAvailable* = **UserInput** (Is there a bus power supply in the DUT?, Yes/No)
if (*busPowerSupplyAvailable*)
 guaranteedSupplyCurrent = **UserInput** (Enter the guaranteed supply current, *value* [mA])
 Switch_on (external power)
 wait 5,5 s
 Apply (short circuit)
 shutDownDelayTime = 0 s
 start_timer (*time1*)
 do
 shortCircuitCurrent = **Measure** (Short circuit current in mA)
 if (*shortCircuitCurrent* < *guaranteedSupplyCurrent*)
 shutDownDelayTime = **get_timer** (*time1*)
 endif~~

```

while ((get_timer (time1) < 5 min) AND (shutDownDelayTime == 0 s))
if (get_timer (time1) >= 5 min)
    report 1 The DUT shows no shutdown mechanism.
else
    if (shutDownDelayTime >= 600 ms)
        report 2 The measured shutdown delay time is shutDownDelayTime ms.
    else
        error 1 The measured shutdown delay time is below the limit. Actual:
        shutDownDelayTime ms. Expected: ≥ 600 ms.
    endif
    restartTime = 17 s
    start_timer (time2)
    do
        shortCircuitCurrent = Measure (Short circuit current in mA)
        if (shortCircuitCurrent >= guaranteedSupplyCurrent)
            restartTime = get_timer (time2)
            retryTime = 0 ms
            start_timer (time3)
            do
                shortCircuitCurrent = Measure (Short circuit current in mA)
                if (shortCircuitCurrent < guaranteedSupplyCurrent)
                    retryTime = get_timer (time3)
                endif
            while ((get_timer (time3) < 5 min) AND retryTime == 0 ms)
            endif
        while ((get_timer (time2) < 17 s) AND (restartTime == 17 s))
        if (restartTime <= 15 s)
            report 3 The measured restart time is restartTime s.
        else
            error 2 The measured restart time is above the limit. Actual: restartTime s.
            Expected: ≤ 15 s.
        endif
        if (retryTime >= 150 ms)
            report 4 The measured retry time is retryTime ms.
        else
            if (retryTime == 0 ms)
                warning 1 The restart time is too long, DUT did not switch off again.
                Actual: ≥ 5 min.
            else
                error 3 The measured restart time is below the minimum. Actual:
                retryTime ms. Expected: ≥ 150 ms.
            endif
        endif
    endif
    endif
    Switch_off (external power)
    Remove (short circuit)
else
    report 5 No bus power supply in the DUT.
endif

```

It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.

12.3.9 Power supply current consumption test

The behaviour of the bus power supply shall be checked when not powered.

The DUT shall not draw any current from the bus when the voltage on the bus is in the specified voltage range but the DUT itself is not powered.

Test description:


```
busPowerSupplyAvailable = UserInput (Is there a bus power supply in the DUT?, Yes/No)
if (busPowerSupplyAvailable)
    maxSupplyCurrent = UserInput (Enter maximum supply current shown on the label or
    stated in the literature, value [mA])
    if (maxSupplyCurrent < 250 mA)
        Switch_off (external power)
        apply (short circuit)
        wait 10 s
        remove (short circuit)
        outputVoltage = Measure (Output voltage of the DUT in V)
        if (outputVoltage >= 1 V)
            warning 1 The output voltage is not below 1 V after ten seconds short circuit.
            Actual: outputVoltage. Expected: < 1 V.
        endif
        Connect (Voltage of 20,5 V DC to output of DUT)
        busCurrentConsumption = Measure (Current drawn by the DUT in mA)
        if (busCurrentConsumption <= 1 mA)
            report 1 The measured current drawn from the bus is busCurrentConsumption
            mA.
        else
            error 1 The measured current drawn from the bus is above the limit. Actual:
            busCurrentConsumption mA. Expected: ≤ 1 mA.
        endif
        Disconnect (Voltage of 20,5 V DC from output of DUT)
    else
        report 2 The bus power supply in the DUT is designed to be the only bus power
        supply in the system. Test not applicable.
    endif
else
    report 3 No bus power supply in the DUT.
endif
```

~~It is recommended that this test be repeated at the maximum and minimum operating temperature and the maximum and minimum supply voltage of the bus power supply.~~

~~12.4 Control device tests~~

~~Tests for control devices and application controller are defined in IEC 62386-103:2014 and IEC 62386-3xx.~~

~~12.5 Control gear tests~~

~~Tests for control gear are defined in IEC 62386-102:2014 and IEC 62386-2xx.~~

Annex A (informative)

Background information for systems

A.1 Wiring information

The sum of the resistive voltage drop is one of the factors limiting the system size. The voltage drop ΔU on the bus shall be less or equal 2,0 V. It depends on the bus supply current I_B and the total resistance R_T of the wiring:

$$\Delta U = R_T \times I_B$$

The total resistance R_T of the wiring depends on the specific resistance ρ of the wires used, the cross-section A of the wires and the wiring length L :

$$R_T = 2 \times \rho \times \frac{L}{A}$$

NOTE 1 For the total resistance the length has to be doubled, since two wires are necessary for the bus, hence the factor two in the formula.

NOTE 2 The specific resistance is temperature dependent.

For the maximum allowed voltage drop of $\Delta U = 2,0$ V and the maximum allowed bus supply current of $I_B = 250$ mA the following relation between cross-section A and wiring length L can be derived from the above formulae:

$$L = 4 \Omega \times \frac{A}{\rho}$$

Table A.1 shows the maximum cable length L between any two bus units or bus power supplies for different wiring cross sections A and wiring materials at different temperatures.

Table A.1 – Maximum cable length

Material	A in mm ²	Maximum cable length L in m		
		25 °C	50 °C	75 °C
Copper	0,14	31	28	26
	0,50	112	102	93
	0,75	168	153	140
	1,00	224	204	187
	1,50	300 ^a	300 ^a	281
	2,00	300 ^a	300 ^a	300 ^a
	2,50	300 ^a	300 ^a	300 ^a
Aluminium	0,14	19	17	16
	0,50	68	62	57
	0,75	102	93	86
	1,00	136	125	115
	1,50	205	187	172
	2,00	273	250	230
	2,50	300 ^a	300 ^a	288
^a Cable lengths of more than 300 m are not recommended.				

A.2 System architectures

A.2.1 General

Architectures mentioned in this annex are to be seen as examples. Other architectures are also possible.

A.2.2 Single master architecture

A lighting control system in a single master architecture may consist of:

- a bus power supply,
- a single master application controller,
- at least one control gear, and
- ~~zero or more input devices with event messages disabled. (See IEC 62386-103.)~~

Figure A.1 shows an example where the single master application controller shares the physical interface with the bus power supply.

The single master application controller may be equipped with:

- buttons and sensors,
- terminals for connection to buttons and sensors, or
- communication interfaces to other bus systems.




Figure A.1 – Single master architecture example

In such a system architecture the single master application controller uses 16 bit forward frames to transmit commands to the control gear.

NOTE Control gear commands are defined in Parts 102 and 2xx of IEC 62386 .

A.2.3 Multi-master architecture with one application controller

A lighting control system in multi-master architecture with one application controller may consist of:

- a bus power supply,
- a multi-master application controller,
- at least one input device, and
- at least one control gear.

Figure A.2 shows an example of a system with one multi-master application controller and two input devices.




Figure A.2 – Multi-master architecture example with one application controller

In such a system architecture the multi-master application controller uses 16 bit forward frames to transmit commands to the control gear. It may use 24 bit forward frames to configure and control the input devices. The input devices use 24 bit forward frames to transmit information to the application controller.

NOTE Control gear commands are defined in Parts 102 and 2xx of IEC 62386. Commands for communication between multi-master application controller and input devices are defined in Parts 103 and 3xx of IEC 62386.

A.2.4 Multi-master architecture with more than one application controller

A lighting control system in multi-master architecture with more than one application controller may consist of:

- a bus power supply,
- at least two multi-master application controllers, and
- at least one control gear.

Figure A.3 shows an example of a system with two application controllers.




Figure A.3 – Multi-master architecture example with two application controllers

In such a system architecture the two multi-master application controllers use 16 bit forward frames to transmit commands to the control gear. Since more than one multi-master application controllers have control over the system it is clear that these multi-master application controllers shall be able to cooperate in order to ensure some level of system integrity.

NOTE 1 Control gear commands are defined in Parts 102 and 2xx of IEC 62386.


NOTE 2 The two multi-master application controllers can communicate with each other using 24 bit forward frames.

A.2.5 Multi-master architecture with integrated input device

A lighting control system with a multi-master architecture with an integrated input device may consist of:

- a bus power supply,
- at least one multi-master application controller,
- at least one input device integrated into a multi-master application controller, and
- at least one control gear.

Figure A.4 shows an example of a system with an integrated input device.



IEC

Figure A.4 – Multi-master architecture example with integrated input device

There are two possible modes of operation.

- Multi-master application controller 1 is the only control device which transmits 16 bit forward frames to the control gear. It receives and processes 24 bit forward frames from the input device. The multi-master application controller 2 is disabled in this case.
- Both multi-master application controllers transmit 16 bit forward frames to the control gear and both multi-master application controllers receive and process 24 bit forward frames from the input device. Since more than one multi-master application controller has control over the system, it is clear that these two multi-master application controllers shall be able to cooperate in order to ensure some level of system integrity. The multi-master application controller 2 and the input device can act as one or as two logical units on the bus.

NOTE 1 Control gear commands are defined in Parts 102 and 2xx of IEC 62386.

NOTE 2 The two multi-master application controllers can communicate with each other using 24 bit forward frames.

A.2.6 Multi-master architecture with integrated input device and power supply

A lighting control system in multi-master architecture with an integrated input device and integrated bus power supply may consist of:

- zero or more input devices,
- at least one input device and bus power supply integrated into a multi-master application controller, and
- at least one control gear.

Figure A.5 shows an example of a system with an integrated input device and integrated bus power supply.




Figure A.5 – Multi-master architecture example with integrate input device and bus power supply

In such a system architecture the multi-master application controller uses 16 bit forward frames to transmit commands to the control gear. It may use 24 bit forward frames to configure and control the input devices. The input devices use 24 bit forward frames to transmit information to the application controller.


NOTE Control gear commands are defined in Parts 102 and 2xx of IEC 62386. Commands for communication between multi-master application controller and input devices are defined in Parts 103 and 3xx of IEC 62386.

A.3 Collision detection

Figure A.6 shows all the timing related issues when transmitting. To read it, start with the TX micro line (which is the microcontroller output to the transmitter circuit), see what happens on the bus and finally see what happens on the RX micro lines (which are the microcontroller input for receiving and checking the timing). All possible delays are accounted for.

The dotted horizontal lines show the thresholds of the local receiver used to check the transmission.

The dashed horizontal lines show the thresholds of a remote receiver, which are valid due to the bus influence. The maximum/minimum remote threshold is 2,0 V above/below the local one, since a 2,0 V voltage drop is possible on the bus.



IEC

Figure A.6 – Collision detection timing diagram

A.4 Timing definition explanations

A.4.1 General

The aim of this annex is to explain the change of timing definitions from Edition 1 of IEC 62386-101 to IEC 62386-101, Edition 2.

A.4.2 Receiver timing

The receiver timing is in the main points unchanged from Edition 1. The timing tolerances of 10 % have been replaced by absolute minimum and maximum time values.

All timing requirements are given and tested at a fixed threshold voltage of 8,0 V.

A.4.3 Transmitter timing

Edition 1 of IEC 62386-101 did not explicitly define any transmitter timing. Transmitter timing was only given implicitly by the receiver timing and its tolerances. Timing definitions suitable for a proper working multi-master system were not defined.

Also the influence of the wiring and the receiver threshold voltage on signal timing was not fully considered in Edition 1.

IEC 62386-101, Edition 2 defines the timings both for single master and for multi-master transmitters, taking into account all influences upon those timings.

Except where otherwise stated, all timing requirements are given for a fixed threshold voltage of 8,0 V. This threshold voltage is applicable to the test procedures both for transmitters and for receivers. This was not the case in Edition 1.

A.4.4 Grey areas

The definitions in Edition 1 of IEC 62386 did not explicitly define tolerances for the decision points of the receiver timings.

For this reason IEC 62386-101, Edition 2 introduced so called "grey areas". The design engineer can put the decision point inside this grey area.

Grey areas guarantee that any receiver can interoperate with any transmitter, since the grey areas provide a suitable safety margin. As a consequence the grey areas decrease the possible tolerances for transmitters.

Figure A.7 illustrates the influences that are taken into consideration at the steps from the receiver timing requirements to the multi master timing requirements.




Figure A.7 – Transmitter and receiver timing illustration

A.5 Maximum current consumption calculation explanation

A.5.1 Single bus power supply

A bus power supply is characterised by two current values, its maximum supply current and its guaranteed supply current, as illustrated in Figure A.8.




Figure A.8 – Bus power supply current values

The minimum guaranteed supply current is the parameter which ensures that the power supply is sufficient for the combined current demand of all bus units connected. Figure A.9 illustrates that the sum of current demand of all bus units connected shall be less than or equal to the minimum guaranteed supply current.




Figure A.9 – Current demand coverage

The maximum supply current is limited to 250 mA as described in 6.5.

A.5.2 Multiple bus power supplies

When the current demand of the bus units connected is greater than the guaranteed supply current of a single bus power supply, more than one bus power supply may be used. In this case the sum of their guaranteed supply currents covers the current demand of system.

Care shall be taken that the sum of the maximum supply currents does not exceed the system limit of 250 mA. Figure A.10 illustrates the situation with 4 bus power supplies.




Figure A.10 – Combination of 4 bus power supplies

A.5.3 Redundant bus power supplies

In some cases a second bus power supply may be connected to the bus for safety reasons. Thus each of them is capable of covering the complete current demand on its own. If one power supply fails, the current demand can still be covered by the remaining bus power supply.

In such a configuration it is especially important to check that the sum of all maximum currents does not exceed the normative general limit of 250 mA.

Figure A.11 illustrates the situation when using redundant bus power supplies.




Figure A.11 – Redundant bus power supplies

A.6 Communication layer overview

A.6.1 General

Table A.2 shows where the specific layers of the OSI communication layer model are handled in different parts of IEC 62386. The ISO/OSI layers are defined in ISO/IEC 7498-1.

Table A.2 – OSI layer model of IEC 62386

OSI Layer	Meaning	Description
7 Application	Application specific	Part 102: Instructions and queries for control gear Parts 2xx: Application extended instructions and queries for control gear Part 103: Instructions queries and event messages at/for control devices Part 3xx: Input device specific instructions, queries and event messages
6 Presentation	Meaning of codes	Part 102: Address encoding, instruction and query encoding, backward frame encoding at control gear Part 103: Address encoding, instruction and query encoding, backward frame encoding at control devices
5 Session	Request /response	Part 102 and Part 103: Query (16 bit / 24 bit forward frame) / Response (8 bit backward frame)
4 Transport	Control transaction	Partially supported through transactions
3 Network	Resolve addresses	First 8 bit of each forward frame: Part 102: 64 short addresses, 16 group addresses, broadcast Part 103: 64 short addresses, 32 control groups, 32 instance groups, 32 instance types, broadcast
2 Data Link	Secure telegram	Partially supported through start-stop-framing and fixed length of frames
1 Physical	Bit level	Part 101: - voltage levels, rise/fall time, frame sequence timing, timing tolerances, timing violations - frame types: 16 bit forward frames, 24 bit forward frames, 20 bit / 32 bit reserved forward frames, 8 bit backward frames - Manchester encoding, start bit, stop condition, frame size violations - media access rules: collision detection, avoidance and recovery

A.6.2 Physical layer

The physical layer is based on a definition of allowed expected bit numbers and Manchester Code checking inside the specified tolerances (Part 101).

A.6.3 Data link layer

The data link layer checks the quality of data received at logical layer. IEC 62386 ensures data link quality through Manchester Code violation detection, fix telegram length, start-stop-framing, and bit number checking only. The absence of CRC checking is a compromise necessary for simplicity and efficient use of the available bandwidth.

A.6.4 Network layer

The network layer defines logical addressing of devices. Part 101 defines 16 bit forward frame addressing and Part 103 defines 24 bit forward frame addressing formats. A bus unit needs to determine which of the two address spaces is applicable by checking the length of the frames received.

A.6.5 Transport layer

The transport layer ensures a data transmission. IEC 62386 checks data transmission through session layer commands, the principle of operation for this master-slave communication system.

A.6.6 Session layer

The session layer defines the request / response mechanism (Part 102/103).

A.6.7 Presentation layer

The presentation layer defines format classes for data, commands and special commands (Part 102/103).

A.6.8 Application layer

The application layer defines application specific codes and data formats (Parts 102/103/2xx/3xx).

A.7 Effects on combining version number 1 and version number 2.y devices

Table A.3 shows the effects of replacing/adding a certain edition device (given vertically) in a system formed by devices of the same edition (given horizontally), where minor version number y is currently in the range of 0 to 1.

Table A.3 – Effects on combining version number 1 and version number 2.y devices

	Version 1 system	Version 2.y single master system	Version 2.y multi-master system
Version 1 control gear	Usually it works but there might be trouble due to incorrect specified timing	Usually it works but there might be trouble due to new specified timing, commands or behaviour	Usually it works but there might be trouble due to new specified timing, commands or behaviour
Version 1 control device	Usually it works but there might be trouble due to incorrect specified timing	The entire system will behave as a version 1 single-master system	Combination is not possible (multi-master controllers are not defined in version 1)
Version 2.y control gear	Usually it works but there might be trouble due to incorrect specified timing and minor issues may occur when memory banks are used	Combination is possible	Combination is possible
Version 2.y single-master controller	The entire system will behave as a version 2.y single-master system, as long as only 102 version 1 commands are used	Combination is possible	Combination is not possible (single-master controllers are not meant to be used in a multi-master system)
Version 2.y multi-master controller	The entire system will behave as a version 2.y multi-master system, as long as only 102 version 1 commands are used	Combination is possible	Combination is possible
Version 1 bus power supply	Combination is possible	Combination is possible	The combination is not guaranteed due to new specified timing or behaviour
Version 2.y bus power supply	Combination is possible	Combination is possible	Combination is possible

Bibliography

CISPR 15, *Limits and methods of measurement of radio disturbance characteristics of electrical lighting and similar equipment*

IEC 61347 (all parts), *Lamp controlgear*

IEC 61547, *Equipment for general lighting purposes – EMC immunity requirements*

ISO/IEC 7498-1, *Information technology – Open Systems Interconnection – Basic Reference Model: The Basic Model*

GS1 General Specification, Version 14: Jan-2014, [cited 2014-07-15] . Available at:
http://www.google.ch/url?sa=t&rct=j&q=&esrc=s&frm=1&source=web&cd=2&ved=0CCIQFjAB&url=http%3A%2F%2Fwww.gs1.at%2Findex.php%3Foption%3Dcom_phocadownload%26view%3Dcategory%26download%3D289%3Ags1-general-specifications-v14-en%26id%3D9%3Ags1-spezifikationen-a-richtlinien%26Itemid%3D304&ei=znm2U4PqFoP20gXXmIHgAQ&usg=AFQjCNHogaUjWXvLbyJfVJoGxgOAI63mCw

EN 50491 (all parts), *General requirements for Home and Building Electronic Systems (HBES) and Building Automation and Control Systems (BACS)*

SOMMAIRE

AVANT-PROPOS	90
INTRODUCTION	93
1 Domaine d'application	94
2 Références normatives	94
3 Termes et définitions	94
4 Généralités	100
4.1 Objet	100
4.2 Numéro de version	100
4.3 Structure et architecture de système	100
4.4 Flux d'informations du système	101
4.5 Types de commande	102
4.6 Unités de bus	102
4.6.1 Émetteurs et récepteurs dans les unités de bus	102
4.6.2 Appareillage de commande	103
4.6.3 Dispositif d'entrée	103
4.6.4 Contrôleur d'application à un seul maître	103
4.6.5 Contrôleur d'application à plusieurs maîtres	104
4.6.6 Partage d'une interface	104
4.7 Alimentation électrique du bus et calculs de la charge	105
4.7.1 Couverture de la demande de courant	105
4.7.2 Conformité du courant de signal maximal	106
4.7.3 Simplification des calculs dans le système	106
4.8 Câblage	106
4.8.1 Structure du câblage	106
4.8.2 Spécification du câblage	106
4.9 Isolation	106
4.10 Mise à la terre du bus	106
4.11 Coupures d'alimentation dans les unités de bus	107
4.11.1 Différents niveaux de coupures d'alimentation	107
4.11.2 Coupures de courte durée de l'alimentation électrique externe	107
4.11.3 Cycle d'alimentation externe	108
4.11.4 Coupures de courte durée de l'alimentation électrique du bus	108
4.11.5 Mise hors tension du bus	108
4.11.6 Cadencement du démarrage du système	108
5 Spécification électrique	110
5.1 Généralités	110
5.2 Marquage de l'interface	111
5.3 Condensateurs entre l'interface et la terre	111
5.4 Caractéristiques assignées de tension de signal	111
5.5 Caractéristiques assignées de courant de signal	112
5.6 Marquage de l'unité de bus alimentée par le bus	112
5.7 Temps de montée et temps de descente du signal	112
6 Alimentation électrique du bus	114
6.1 Généralités	114
6.2 Marquage des bornes de l'alimentation électrique du bus	114
6.3 Condensateurs entre l'interface et la terre	115

6.4	Caractéristiques assignées de tension	115
6.5	Caractéristiques assignées de courant.....	115
6.5.1	Généralités	115
6.5.2	Caractéristiques assignées de courant de l'alimentation électrique unique du bus.....	116
6.5.3	Caractéristiques assignées de courant de l'alimentation électrique intégrée du bus.....	116
6.5.4	Comportement dynamique de l'alimentation électrique du bus	116
6.6	Exigences de cadencement de l'alimentation électrique du bus	118
6.6.1	Coupures de courte durée de l'alimentation électrique.....	118
6.6.2	Comportement en court circuit	118
7	Structure du protocole de transmission	118
7.1	Généralités	118
7.2	Codage de bits.....	119
7.2.1	Codage du bit de départ et du bit d'information	119
7.2.2	Codage de l'état d'arrêt	119
7.3	Description des trames	119
7.4	Types de trames	120
7.4.1	Trame en avant de 16 bits	120
7.4.2	Trame en avant de 24 bits	120
7.4.3	Trame en avant réservée	120
7.4.4	Trame en arrière.....	120
7.4.5	Trames en avant propriétaires	120
8	Cadencement	121
8.1	Cadencement de l'émetteur	121
8.1.1	Cadencement des bits de l'émetteur	121
8.1.2	Cadencement de séquence de trame de l'émetteur.....	121
8.2	Cadencement du récepteur	122
8.2.1	Cadencement des bits du récepteur.....	122
8.2.2	Violation du cadencement des bits du récepteur	124
8.2.3	Violation de taille de trame du récepteur.....	124
8.2.4	Cadencement de séquence de trame du récepteur	124
8.2.5	Réception des trames en arrière	125
8.3	Cadencement de l'émetteur à plusieurs maîtres.....	125
8.3.1	Cadencement des bits de l'émetteur à plusieurs maîtres	125
8.3.2	Cadencement de séquence de trame de l'émetteur à plusieurs maîtres	126
9	Mode de fonctionnement	127
9.8	Traitement des trames et commandes.....	127
9.8.1	Généralités	127
9.8.2	Trame reçue ou rejetée	127
9.8.3	Trame acceptée ou ignorée	127
9.8.4	Commande acceptée ou ignorée.....	128
9.8.5	Commande exécutée ou rejetée	128
9.1	Évitement de collisions, détection de collisions et récupération en cas de collision	128
9.1.1	Généralités	128
9.1.2	Évitement des collisions	128
9.1.3	Détection des collisions	129
9.1.4	Récupération en cas de collision	130

9.2	Transactions	132
9.3	Trames en avant double envoi et commandes double envoi	132
9.4	Itération des commandes	133
9.5	Utilisation d'une interface partagée	134
9.5.1	Généralités	134
9.5.2	Trames en arrière	134
9.5.3	Trames en avant	134
9.6	Utilisation de plusieurs alimentations électriques du bus	134
9.7	Exécution des commandes	134
10	Déclaration de variables	135
11	Définition des commandes	135
12	Procédures d'essai	135
12.1	Notes générales relatives à l'essai	135
12.1.1	Abréviations	135
12.1.2	Température ambiante	135
12.1.3	Tension et fréquence de l'alimentation électrique externe	135
12.1.4	Exigences de mesure	135
12.1.5	Générateurs de signal d'essai et sources de tension du bus	135
12.1.6	Écart par rapport à la documentation	135
12.1.7	Montage d'essai	135
12.1.8	Notation	135
12.2	Essais généraux de l'interface	135
12.2.1	Contrôle de l'étiquette et de la documentation	135
12.2.2	Contrôle du marquage de l'interface	135
12.2.3	Contrôle du marquage des unités de bus alimentées par le bus	135
12.2.4	Contrôle du marquage de l'alimentation électrique du bus	135
12.2.5	Essai d'isolation	135
12.2.6	Contrôle du condensateur	135
12.3	Essais de l'alimentation électrique du bus	135
12.3.1	Essai des caractéristiques assignées de tension	135
12.3.2	Essai du temps de montée de la tension	135
12.3.3	Essai des caractéristiques assignées du courant	135
12.3.4	Essai de comportement dynamique	135
12.3.5	Essai en circuit ouvert de mise sous tension	135
12.3.6	Essai de cadencement de mise sous tension	135
12.3.7	Essai de coupures de courte durée de l'alimentation électrique	135
12.3.8	Essai en court-circuit de l'alimentation électrique	135
12.3.9	Essai de consommation de courant de l'alimentation électrique	135
12.4	Essais des dispositifs de commande	135
12.5	Essais des appareillages de commande	135
Annexe A	(informative) Informations de base pour les systèmes	162
A.1	Informations sur le câblage	162
A.2	Architectures de système	163
A.2.1	Généralités	163
A.2.2	Architecture à un seul maître	163
A.2.3	Architecture à plusieurs maîtres avec un contrôleur d'application	164
A.2.4	Architecture à plusieurs maîtres avec plus d'un contrôleur d'application	165
A.2.5	Architecture à plusieurs maîtres avec un dispositif d'entrée intégré	166

A.2.6	Architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique intégrés	167
A.3	Détection des collisions	168
A.4	Explications des définitions de cadencement	170
A.4.1	Généralités	170
A.4.2	Cadencement du récepteur	170
A.4.3	Cadencement de l'émetteur	170
A.4.4	Zones grisées	170
A.5	Explication du calcul de la consommation de courant maximale	171
A.5.1	Alimentation électrique unique du bus	171
A.5.2	Alimentations électriques multiples du bus	173
A.5.3	Alimentations électriques redondantes du bus	173
A.6	Présentation générale des couches de communication	174
A.6.1	Généralités	174
A.6.2	Couche physique	175
A.6.3	Couche liaison de données	175
A.6.4	Couche réseau	175
A.6.5	Couche transport	176
A.6.6	Couche session	176
A.6.7	Couche présentation	176
A.6.8	Couche application	176
A.7	Effets de la combinaison des versions 1 et 2.y des dispositifs	176
	Bibliographie	178
	Figure 1 – Présentation graphique générale de l'IEC 62386	93
	Figure 2 – Exemple de structure de système	101
	Figure 3 – Communication entre les unités de bus (exemple)	102
	Figure 4 – Exemple d'une interface partagée	105
	Figure 5 – Exemple de cadencement du démarrage	110
	Figure 6 – Mesurages des temps maximums de montée et de descente du signal	113
	Figure 7 – Mesurages des temps minimums de montée et de descente du signal	114
	Figure 8 – Comportement du courant de l'alimentation électrique du bus	117
	Figure 9 – Comportement de la tension de l'alimentation électrique du bus	118
	Figure 10 – Exemple de trame	119
	Figure 11 – Bits à codage biphasé	119
	Figure 12 – Exemple de cadencement de bits	121
	Figure 13 – Illustration de la durée d'établissement	122
	Figure 14 – Exemple de décision de cadencement du récepteur	124
	Figure 15 – Exemple de décision de cadencement de la détection des collisions	130
	Figure 16 – Exemple de récupération en cas de collision	132
	Figure 17 – Signal d'essai des caractéristiques assignées du courant	133
	Figure 18 – Montage d'essai de comportement dynamique	134
	Figure 19 – Signal d'essai de comportement dynamique	135
	Figure 20 – Traitement des trames et commandes	127
	Figure A.1 – Exemple d'architecture à un seul maître	164

Figure A.2 – Exemple d'architecture à plusieurs maîtres avec un contrôleur d'application	165
Figure A.3 – Exemple d'architecture à plusieurs maîtres avec deux contrôleurs d'application	166
Figure A.4 – Exemple d'architecture à plusieurs maîtres avec un dispositif d'entrée intégré	167
Figure A.5 – Exemple d'architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique du bus intégrés	168
Figure A.6 – Chronogramme de détection des collisions	170
Figure A.7 – Illustration du cadencement de l'émetteur et du récepteur	171
Figure A.8 – Valeurs de courant de l'alimentation électrique du bus	172
Figure A.9 – Couverture de la demande de courant	172
Figure A.10 – Combinaison de 4 alimentations électriques du bus	173
Figure A.11 – Alimentations électriques redondantes du bus	174
Tableau 1 – Composants de système	100
Tableau 2 – Émetteurs et récepteurs dans les unités de bus	103
Tableau 3 – Cadencement de coupure de l'alimentation électrique externe	107
Tableau 4 – Cadencement de coupure de l'alimentation électrique du bus	107
Tableau 5 – Coupures d'alimentation de courte durée	107
Tableau 6 – Cadencement du démarrage	109
Tableau 7 – Niveaux de tension du système	111
Tableau 8 – Niveaux de tension du récepteur	111
Tableau 9 – Niveaux de tension de l'émetteur	112
Tableau 10 – Caractéristiques assignées de courant	112
Tableau 11 – Temps de montée et de descente du signal	113
Tableau 12 – Tension de sortie de l'alimentation électrique du bus	115
Tableau 13 – Caractéristiques assignées de courant de l'alimentation électrique du bus	115
Tableau 14 – Comportement dynamique de l'alimentation électrique du bus	116
Tableau 15 – Comportement de cadencement en court-circuit	118
Tableau 16 – Cadencement des bits de l'émetteur	121
Tableau 17 – Valeurs de la durée d'établissement de l'émetteur	122
Tableau 18 – Démarrage du cadencement du récepteur au début d'un bit logique	123
Tableau 19 – Démarrage du cadencement du récepteur au niveau d'un front à l'intérieur d'un bit logique	123
Tableau 20 – Valeurs de la durée d'établissement du récepteur	125
Tableau 21 – Cadencement des bits de l'émetteur à plusieurs maîtres	126
Tableau 22 – Valeurs de la durée d'établissement de l'émetteur à plusieurs maîtres	126
Tableau 23 – Vérification d'un bit logique, en commençant par un front au début du bit	129
Tableau 24 – Vérification d'un bit logique, en commençant par un front à l'intérieur du bit	129
Tableau 25 – Cadencement de la récupération en cas de collision	131
Tableau 26 – Cadencement de l'itération des commandes de l'émetteur	133
Tableau 27 – Cadencement de l'itération des commandes du récepteur	134

Tableau 28 – Mots clés des appels de fonctions	
Tableau 29 – Opérateurs définis	
Tableau A.1 – Longueur de câble maximale.....	163
Tableau A.2 – Modèle de couche OSI de l'IEC 62386	175
Tableau A.3 – Effets de la combinaison des versions 1 et 2.y des dispositifs	177

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

INTERFACE D'ÉCLAIRAGE ADRESSABLE NUMÉRIQUE –

Partie 101: Exigences générales – Composants de système

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (IEC) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de l'IEC). L'IEC a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, l'IEC – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de l'IEC"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec l'IEC, participent également aux travaux. L'IEC collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de l'IEC concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de l'IEC intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de l'IEC se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de l'IEC. Tous les efforts raisonnables sont entrepris afin que l'IEC s'assure de l'exactitude du contenu technique de ses publications; l'IEC ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de l'IEC s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de l'IEC dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de l'IEC et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) L'IEC elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de l'IEC. L'IEC n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à l'IEC, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de l'IEC, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de l'IEC ou de toute autre Publication de l'IEC, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de l'IEC peuvent faire l'objet de droits de brevet. L'IEC ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de brevets et de ne pas avoir signalé leur existence.

DÉGAGEMENT DE RESPONSABILITÉ

Cette version consolidée n'est pas une Norme IEC officielle, elle a été préparée par commodité pour l'utilisateur. Seules les versions courantes de cette norme et de son(ses) amendement(s) doivent être considérées comme les documents officiels.

Cette version consolidée de l'IEC 62386-101 porte le numéro d'édition 2.1. Elle comprend la deuxième édition (2014-11) [documents 34C/1098/FDIS et 34C/1111/RVD] et son amendement 1 (2018-05) [documents 34/418/CDV et 34/502/RVC]. Le contenu technique est identique à celui de l'édition de base et à son amendement.

Dans cette version Redline, une ligne verticale dans la marge indique où le contenu technique est modifié par l'amendement 1. Les ajouts sont en vert, les suppressions sont en rouge, barrées. Une version Finale avec toutes les modifications acceptées est disponible dans cette publication.

La Norme internationale IEC 62386-101 a été établie par le sous-comité 34C: Appareils auxiliaires pour lampes, du comité d'études 34 de l'IEC: Lampes et équipements associés.

Cette deuxième édition constitue une révision technique.

Cette édition inclut les modifications techniques majeures suivantes par rapport à l'édition précédente:

- a) collecte de toutes les exigences relatives au cadencement des bus définies dans l'IEC 62386-101:2009 et l'IEC 62386-102:2009 et reformulation des exigences relatives au cadencement pour faciliter l'élaboration d'une future norme de dispositifs de commande, en tenant notamment compte des exigences relatives aux systèmes à plusieurs maîtres. Les tolérances de 10 % ont été remplacées par des valeurs de cadencement minimales et maximales;
- b) intégration des exigences de cadencement de plusieurs maîtres;
- c) extension des trames en avant définies;
- d) ajout d'exigences relatives au câblage;
- e) amélioration des exigences relatives à l'alimentation électrique du bus;
- f) amélioration des séquences d'essai et description des séquences d'essai sous la forme d'un pseudo-code au lieu d'organigrammes.

La version française de cette norme n'a pas été soumise au vote.

Cette publication a été rédigée selon les Directives ISO/IEC, Partie 2.

La présente Partie 101 est destinée à être utilisée conjointement avec la:

- Partie 102, qui contient les exigences générales pour le type de produit applicable (appareillage de commande), et avec la partie 2xx (exigences particulières pour l'appareillage de commande) appropriée
- Partie 103, qui contient les exigences générales pour le type de produit applicable (dispositifs de commande), et avec la partie 3xx (exigences particulières pour les dispositifs de commande) appropriée.

Une liste de toutes les parties de la série IEC 62386, publiées sous le titre général *Interface d'éclairage adressable numérique*, peut être consultée sur le site web de l'IEC.

Le comité a décidé que le contenu de la publication de base et de son amendement ne sera pas modifié avant la date de stabilité indiquée sur le site web de l'IEC sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IMPORTANT – Le logo "*colour inside*" qui se trouve sur la page de couverture de cette publication indique qu'elle contient des couleurs qui sont considérées comme utiles à une bonne compréhension de son contenu. Les utilisateurs devraient, par conséquent, imprimer cette publication en utilisant une imprimante couleur.

INTRODUCTION

L'IEC 62386 est composée de plusieurs parties désignées en référence en série. Les parties de la série 1xx constituent les spécifications de base. La Partie 101 contient les exigences générales relatives aux composants de système, la Partie 102 étend ces informations avec les exigences générales relatives aux appareillages de commande et la Partie 103 étend ces informations avec les exigences générales relatives aux dispositifs de commande.

Les parties de la série 2xx étendent les exigences générales relatives aux appareillages de commande aux extensions spécifiques aux lampes (principalement pour la rétrocompatibilité avec l'Édition 1 de l'IEC 62386) et aux caractéristiques spécifiques aux appareillages de commande.

Les parties de la série 3xx étendent les exigences générales relatives aux dispositifs de commande aux extensions spécifiques aux dispositifs d'entrée décrivant les types d'instance ainsi que certaines caractéristiques communes qui peuvent être combinées à plusieurs types d'instance.

Cette deuxième édition de l'IEC 62386-101 est ~~publiée~~ destinée à être utilisée conjointement avec l'IEC 62386-102:2014 et l'IEC 62386-102:2014/AMD1:— et avec les ~~diverses différentes~~ parties qui composent la série IEC 62386-2xx relatives aux appareillages de commande, ainsi qu'avec l'IEC 62386-103:2014 et l'IEC 62386-103:2014/AMD1:— et les ~~diverses différentes~~ parties qui composent la série IEC 62386-3xx donnant des exigences particulières pour les dispositifs de commande. La présentation en parties publiées séparément facilitera les futurs amendements et révisions. Des exigences supplémentaires seront ajoutées si et quand le besoin en sera reconnu.

La Figure 1 ci-dessous illustre la configuration de la norme.




Figure 1 – Présentation graphique générale de l'IEC 62386

La présente partie de l'IEC 62386, tout en faisant référence à un article quelconque des deux autres parties de la série IEC 62386-1xx, spécifie la mesure dans laquelle un article s'applique et l'ordre dans lequel les essais sont à effectuer. Les parties contiennent également des exigences supplémentaires, s'il y a lieu.

Tous les nombres utilisés dans la présente Norme internationale sont des nombres décimaux, sauf indication contraire. Les nombres hexadécimaux sont donnés dans le format 0xVV, où VV est la valeur. Les nombres binaires sont donnés dans le format XXXXXXXXb ou dans le format XXXX XXXX, où X est 0 ou 1; "x" dans les nombres binaires signifie que "la valeur n'a pas d'influence".

INTERFACE D'ÉCLAIRAGE ADRESSABLE NUMÉRIQUE –

Partie 101: Exigences générales – Composants de système

1 Domaine d'application

La présente partie de l'IEC 62386 est applicable aux composants de système dans un système à bus pour la commande par des signaux numériques des appareils d'éclairage électroniques conformes aux exigences de l'IEC 61347 (toutes les parties), en ajoutant les alimentations en courant continu. ~~Il convient que ces appareils d'éclairage électroniques satisfassent aux exigences de l'IEC 61347, avec en plus les alimentations en courant continu.~~

NOTE Les essais spécifiés dans la présente norme sont des essais de type. Les exigences relatives aux essais des unités de bus individuelles en cours de production ne sont pas incluses.

2 Références normatives

~~Les documents suivants sont cités en référence de manière normative, en intégralité ou en partie, dans le présent document et sont indispensables pour son application. Les documents suivants cités dans le texte constituent, pour tout ou partie de leur contenu, des exigences du présent document.~~ Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

~~IEC 61347 (toutes les parties), Appareillages de lampes~~

IEC 61347-1, *Appareillages de lampes – Partie 1: Exigences générales et exigences de sécurité*

IEC 62386-102:2014, *Interface d'éclairage adressable numérique – Partie 102: Exigences générales – Appareillage de commande*
IEC 62386-102:2014/AMD1:—¹

IEC 62386-103:2014, *Interface d'éclairage adressable numérique – Partie 103: Exigences générales – Dispositifs de commande*
IEC 62386-103:2014/AMD1:—²

IEC 61000-4-11, *Compatibilité électromagnétique (CEM) – Partie 4-11: Techniques d'essai et de mesure – Essais d'immunité aux creux de tension, coupures brèves et variations de tension*

3 Termes et définitions

Pour les besoins du présent document, les termes et définitions suivants s'appliquent.

L'ISO et l'IEC tiennent à jour des bases de données terminologiques destinées à être utilisées en normalisation, consultables aux adresses suivantes:

¹ En cours d'élaboration. Stade au moment de la publication: IEC DECFDIS 62386-102/AMD1:2018.

² En cours d'élaboration. Stade au moment de la publication: IEC RFDIS 62386-103/AMD1:2018.

- IEC Electropedia: disponible à l'adresse <http://www.electropedia.org/>
- ISO Online browsing platform: disponible à l'adresse <http://www.iso.org/obp>

3.1

état actif

phase de la tension de bas niveau au cours d'une transmission

Note 1 à l'article: Le bruit et les impulsions brèves peuvent être ignorés et ne modifient donc pas l'état.

3.2

alimentation électrique avancée du bus

alimentation électrique du bus capable de vérifier les conditions de défaut sur le bus avant de mettre en marche sa sortie en continu

Note 1 à l'article: Les exemples de conditions de défaut sont la tension de secteur connectée au bus ou le court-circuit du bus.

3.3

contrôleur d'application

dispositif de commande raccordé au bus et qui envoie des commandes afin de commander les dispositifs d'entrée et/ou l'appareillage de commande raccordés au même bus

3.4

trame en arrière (réponse)

trame utilisée pour la transmission de réponse

3.5

transmission de réponse (en arrière)

transmission de données en réponse à et déclenchée par une transmission d'exécution

3.6

bus

ligne de connexion à deux fils transportant de l'énergie électrique et des trames

3.7

alimenté par le bus

fourniture de l'énergie électrique de fonctionnement par le bus

3.8

mise hors tension du bus

coupure de l'alimentation du bus de plus de 45 ms

3.9

coupure de l'alimentation du bus

situation anormale où la tension du bus est dans la plage de tensions de bas niveau du récepteur, et non due à la présence d'un émetteur actif

3.10

alimentation électrique du bus

unité fournissant au bus une énergie électrique définie

3.11

unité de bus

unité logique ou combinaison d'unités logiques, contenant un émetteur et, en option, un récepteur

Note 1 à l'article: Voir 4.6.6.

3.12

dépassement de charge

produit du temps de dépassement du courant et de l'amplitude de dépassement du courant

Note 1 à l'article: Dans la présente norme, le dépassement de charge est une simple multiplication du temps de dépassement du courant et de l'amplitude de dépassement du courant.

3.13

collision

situation dans laquelle deux émetteurs ou plus émettent simultanément

Note 1 à l'article: Les collisions peuvent passer inaperçues si le cadencement de la transmission est suffisamment similaire et le contenu des trames transmises est identique.

3.14

commande

transmission d'exécution avec une quantité d'information appropriée, destinée à provoquer une réaction chez le récepteur

Note 1 à l'article: Un récepteur, après avoir décodé une commande peut, le cas échéant, décider d'ignorer la commande.

Note 2 à l'article: Se reporter aux Parties 102, 103, 2xx et 3xx de la présente norme pour les définitions des commandes.

3.15

dispositif de commande

dispositif raccordé au bus et qui envoie des commandes à d'autres dispositifs (par exemple, appareillages de commande) raccordés au même bus

Note 1 à l'article: Les dispositifs de commande peuvent aussi recevoir des commandes et des transmissions de réponse.

3.16

appareillage de commande

dispositif raccordé au bus et qui reçoit des commandes afin de commander au moins une sortie de manière directe ou indirecte

Note 1 à l'article: L'appareillage de commande de lampe de l'IEC 61347-1 peut couvrir les appareillages de commande.

3.17

temps de dépassement du courant

temps par bit pendant lequel le courant fourni par l'alimentation électrique du bus est supérieur à la valeur maximale autorisée de 250 mA, après un passage de l'état de repos à l'état actif

Note 1 à l'article: Voir 6.5.4.

3.18

zone de destruction

créneau temporel où une trame valide ne peut être garantie, et donc où il est nécessaire d'invalider la trame

3.19

front

passage de l'état actif à l'état de repos ou inversement

3.20

message d'événement

commande envoyée par un dispositif de commande en vue de diffuser des informations sur le bus

3.21

alimentation externe

fourniture de l'énergie de fonctionnement par une alimentation électrique distincte

Note 1 à l'article: L'alimentation électrique distincte peut être le secteur, un système d'alimentation en courant continu, etc.

3.22

trame en avant (exécution)

trame utilisée pour la transmission d'exécution

3.23

priorité de trame en avant

propriété d'une trame en avant servant à prioriser l'accès au bus

3.24

transmission d'exécution (en avant)

transmission de données initiée par un dispositif de commande

Note 1 à l'article: Voir aussi 3.5.

3.25

trame

ensemble de bits consécutifs suivis d'un état d'arrêt

Note 1 à l'article: Voir l'Article 8 pour la définition du cadencement d'un état d'arrêt.

3.26

zone grisée

créneau temporel contenant le point de décision séparant les créneaux temporels adjacents

Note 1 à l'article: Ceci signifie que la décision est arbitraire. En général, il convient d'utiliser comme action l'entrée précédente ou suivante dans un tableau. Voir l'Article 8 pour de plus amples informations.

3.27

état de repos

phase de tension de niveau élevé entre et pendant les transmissions

Note 1 à l'article: Le bruit et les impulsions brèves peuvent être ignorés et ne modifient donc pas l'état.

3.28

dispositif d'entrée

dispositif de commande raccordé au bus et qui envoie des commandes à l'aide d'un émetteur à plusieurs maîtres, afin de diffuser des informations sur les actions des utilisateurs et/ou les valeurs des capteurs

Note 1 à l'article: Les dispositifs d'entrée ne transmettent pas de commandes à l'appareillage de commande.

3.29

instance

unité de traitement des signaux d'un dispositif d'entrée

3.30

instruction

commande transmise pour modifier une ou plusieurs variables dans une unité de bus

3.31

alimentation électrique intégrée du bus

alimentation électrique du bus intégrée dans un dispositif physique qui contient également une unité de bus

3.32

interface

bornes ou fils destinés à être raccordés au bus

3.33

unité logique

appareillage de commande ou dispositif de commande qui est conforme à l'IEC 62386-102 ou à l'IEC 62386-103

Note 1 à l'article: Voir 4.6.6.

3.34

contrôleur d'application à plusieurs maîtres

contrôleur d'application destiné à partager le bus avec d'autres dispositifs de commande et utilisant un émetteur à plusieurs maîtres

3.35

émetteur à plusieurs maîtres

émetteur suivant le cadencement à plusieurs maîtres et prenant en charge la détection de collisions, l'évitement de collisions et les méthodes de récupération en cas de collision

Note 1 à l'article: Les émetteurs à plusieurs maîtres sont utilisés dans les dispositifs de commande destinés aux systèmes de commande à plusieurs maîtres.

3.36

trame en avant propriétaire

trame autre qu'une trame en avant normalisée, une trame en avant réservée ou une trame en arrière

Note 1 à l'article: Les trames propriétaires sont destinées à des usages propres au fabricant.

3.37

requête

commande transmise pour observer une variable dans une unité de bus

Note 1 à l'article: Une requête peut être suivie d'une trame en arrière.

3.38

récepteur

partie d'une unité de bus détectant et décodant des trames sur le bus

3.39

réservé

destiné à une utilisation ultérieure par la présente norme

3.40

commande double envoi (send-twice)

commande transmise par les trames en avant double envoi (send-twice)

Note 1 à l'article: Se reporter au 9.3, Partie 102, Partie 103, Parties 2xx et Parties 3xx de la présente norme pour plus de détails sur les commandes double envoi (send-twice).

3.41

trame en avant double envoi (send-twice)

trame en avant qui nécessite d'être transmise deux fois avec une durée d'établissement limitée, en vue d'être traitée par le récepteur

3.42

durée d'établissement

temps pendant lequel le bus est à l'état de repos après le dernier front montant d'une trame et avant le premier front descendant de la trame suivante

3.43

contrôleur d'application à un seul maître

contrôleur d'application qui n'est pas destiné à partager le bus avec d'autres dispositifs de commande

3.44

trame en avant normalisée

trame en avant définie et décrite dans la présente série de normes

3.45

défaillance système

coupure de l'alimentation du bus de plus de 550 ms

3.46

transaction

ensemble ininterrompible d'une ou de plusieurs trames en avant consécutives transmises par un seul dispositif de commande, sans aucune trame en arrière ou avec plusieurs trames en arrière

3.47

émetteur

partie d'une unité de bus plaçant les trames sur le bus

3.48

temps de dépassement de la tension

temps par bit pendant lequel la tension fournie par l'alimentation électrique du bus est supérieure à 20,5 V après un passage de l'état actif à l'état de repos

Note 1 à l'article: Voir 6.5.4

3.49

temps de sous-dépassement de la tension

temps par bit pendant lequel la tension fournie par l'alimentation électrique du bus est inférieure à 12,0 V après un passage de l'état actif à l'état de repos

Note 1 à l'article: Voir 6.5.4

3.50

trame acceptée

trame reçue qui utilise le type de trames et le contenu de bit de données adéquats

3.51

trame ignorée

trame reçue mais non acceptée

3.52

trame reçue

trame ayant un bit de départ et des bits de données valides, et un état d'arrêt

3.53

trame rejetée

trame non reçue

4 Généralités

4.1 Objet

L'objet de la normalisation de l'interface d'éclairage adressable numérique est d'atteindre l'interopérabilité des systèmes multifournisseurs en dessous du niveau des systèmes de gestion d'immeubles.

L'EN 50491 et l'ISO 14672 ne s'appliquent pas pour les besoins de la présente norme.

4.2 Numéro de version

La version doit être dans le format "x.y", où le numéro de version supérieur x est dans la plage de 0 à 62 et le numéro de version inférieur y est dans la plage de 0 à 2. Lorsque le numéro de version est codé en octet, le numéro de version supérieur x doit être établi sur les bits 7 à 2 et le numéro de version inférieur y doit être établi sur les bits 1 à 0.

A chaque amendement apporté à une édition de l'IEC 62386-101, le numéro de version inférieur doit être incrémenté de un.

Pour une nouvelle édition de l'IEC 62386-101, le numéro de version supérieur doit être incrémenté de un et le numéro de version inférieur doit être établi sur 0.

L'actuel numéro de version est "2.01".

NOTE En général, deux (2) amendements sont réalisés sur les documents de l'IEC avant la création d'une nouvelle édition.

4.3 Structure et architecture de système

Un système conforme à la présente norme doit être constitué des composants énumérés dans le Tableau 1.


Tableau 1 – Composants de système

Composant	Grandeur	Pour informations détaillées, voir
Alimentation électrique du bus	≥ 1	Article 6
Appareillage de commande	≥ 0	IEC 62386-102:2014 et IEC 62386-102:2014/AMD1:—
Contrôleur d'application	≥ 1	IEC 62386-103:2014 et IEC 62386-103:2014/AMD1:—
Dispositifs d'entrée	≥ 0	IEC 62386-103:2014 et IEC 62386-103:2014/AMD1:—
Bus	1	Paragraphe 4.8 et l'Article A.2

Dans un système, toutes les unités de bus ainsi que les alimentations électriques du bus sont raccordées en parallèle au bus.

NOTE En conséquence, toutes les trames sont visibles pour toutes les alimentations électriques, les appareillages de commande et les dispositifs de commande sur le bus.

La Figure 2 illustre un exemple de structure de système.



Légende


Anglais	Français
Bus power supply	Alimentation électrique du bus
Control devices	Dispositifs de commande
Bus	Bus
Control gear	Appareillage de commande
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application

Figure 2 – Exemple de structure de système

Voir 4.8 pour des informations détaillées sur le câblage et l'Article A.2 pour des informations sur les architectures possibles de système.

4.4 Flux d'informations du système

La Figure 3 présente les différents types de trames qui sont utilisés pour la communication entre les unités de bus dans un système. Une trame en arrière n'est toujours transmise qu'en réponse à une trame en avant.



IEC

Légende

Anglais	Français
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Control gear	Appareillage de commande
BF: Backward frame	Trame en arrière
FF: Forward frame	Trame en avant

Figure 3 – Communication entre les unités de bus (exemple)

Un flux direct d'informations d'un dispositif d'entrée à un appareillage de commande n'est pas autorisé.

NOTE Un système conforme à la présente norme peut être constitué uniquement d'un contrôleur d'application et d'appareillages de commande; voir A.2.4. Dans un tel système, l'entrée de l'utilisateur ne donne pas lieu à des trames en avant de 24 bits sur le bus.

4.5 Types de commande

Les unités de bus conformes à la présente norme doivent utiliser pour la communication les différents types de commandes ci-dessous:

- messages d'événement,
- instructions, et
- requêtes

NOTE Voir la Partie 102, la Partie 103, les Parties 2xx et les Parties 3xx pour plus de détails sur les messages d'événement, les instructions et les requêtes.

4.6 Unités de bus

4.6.1 Émetteurs et récepteurs dans les unités de bus

Le Tableau 2 donne un ~~brief~~ résumé des différents récepteurs et émetteurs ~~autorisés dans les~~ pour chaque unités de bus. Il n'est pas permis qu'une unité de bus émette ou reçoive d'autres trames que celles indiquées dans le Tableau 2, à l'exception des trames en avant propriétaires.

Tableau 2 – Émetteurs et récepteurs dans les unités de bus

Unité de bus	Récepteur de	Émetteur de	
Appareillage de commande	Trames en avant de 16 bits	Trames en arrière, suivant les exigences de cadencement à un seul maître ^a	
Dispositif d'entrée	Trames en avant de 24 bits	Trames en avant de 24 bits	Suivant les exigences de cadencement à plusieurs maîtres
		Trames en arrière ^a	
Contrôleur d'application à plusieurs maîtres	Trames en avant de 24 bits	Trames en avant de 24 bits	
	Trames en avant de 16 bits ^b	Trames en avant de 16 bits	
	Trames en arrière	Trames en arrière ^a	
Contrôleur d'application à un seul maître	Trames en arrière ^c	Trames en avant de 16 bits, suivant les exigences de cadencement à un seul maître ^d	

^a Aucune méthode de détection de collisions ou d'évitement de collisions ne doit être appliquée aux transmissions des trames en arrière.

^b Applicable seulement lorsque le contrôleur d'application à plusieurs maîtres est capable de traiter les trames en avant de 16 bits transmises par d'autres contrôleurs d'application.

^c Seulement si le contrôleur d'application à un seul maître utilise des adressages ou des requêtes.

^d Un contrôleur d'application à un seul maître peut aussi envoyer des trames de 24 bits en cas d'interrogation des dispositifs d'entrée.

4.6.2 Appareillage de commande

Un appareillage de commande doit être conforme à la présente norme et à la Partie 102 et aux Parties applicables 2xx de l'IEC 62386.

Il doit comprendre un récepteur pour les trames en avant de 16 bits et un émetteur pour la transmission des trames en arrière. L'émetteur de trames en arrière doit satisfaire aux exigences de cadencement applicables à l'émetteur à un seul maître et ne doit pas mettre en œuvre la détection de collisions ou la récupération en cas de collision.

4.6.3 Dispositif d'entrée

Un dispositif d'entrée doit être conforme à la présente norme et à la Partie 103 et aux Parties applicables 3xx de l'IEC 62386.

Il doit contenir un émetteur à plusieurs maîtres suivant les exigences de cadencement de l'émetteur à plusieurs maîtres définies en 8.3 de la présente norme pour transmettre des trames en avant de 24 bits. Il doit également comprendre un émetteur pour la transmission des trames en arrière. L'émetteur de trames en arrière doit satisfaire aux exigences de cadencement applicables à un émetteur à un seul maître et ne doit pas mettre en œuvre la détection de collisions ou la récupération en cas de collision.

NOTE Bien qu'ils soient logiquement des objets distincts, l'émetteur à plusieurs maîtres et l'émetteur de trames en arrière peuvent partager le même matériel.

Un dispositif d'entrée doit comporter un récepteur pour recevoir des trames en avant de 24 bits transmises par d'autres dispositifs de commande.

4.6.4 Contrôleur d'application à un seul maître

Un contrôleur d'application à un seul maître doit être conforme à la présente norme et à la Partie 103 de l'IEC 62386.

Il doit contenir un émetteur suivant les exigences de cadencement de l'émetteur définies en 8.1 de la présente norme.

NOTE 1 En général, cependant, un contrôleur d'application à un seul maître contient également un récepteur pour recevoir des trames en arrière transmises par l'appareillage de commande.

Un contrôleur d'application à un seul maître doit utiliser les commandes définies dans la Partie 102 et, le cas échéant, les Parties 2xx de l'IEC 62386 pour communiquer avec l'appareillage de commande.

NOTE 2 Les méthodes et algorithmes de commande d'un contrôleur d'application utilisés pour la commande d'éclairage ne relèvent pas du domaine d'application de l'IEC 62386.

~~NOTE 3 Un contrôleur d'application à un seul maître peut partager le bus avec des dispositifs d'entrée avec des messages d'événement désactivés. Voir la Partie 103 pour de plus amples informations sur les dispositifs d'entrée.~~

4.6.5 Contrôleur d'application à plusieurs maîtres

Un contrôleur d'application à plusieurs maîtres doit être conforme à la présente norme et à la Partie 103 de l'IEC 62386.

Il doit contenir un émetteur à plusieurs maîtres suivant les exigences de cadencement de l'émetteur à plusieurs maîtres définies en 8.3 de la présente norme. Il doit comprendre un récepteur pour recevoir des trames en arrière ainsi que des trames en avant transmises par d'autres dispositifs de commande.

Un contrôleur d'application à plusieurs maîtres doit utiliser les commandes définies dans la Partie 102 et, le cas échéant, les Parties 2xx de l'IEC 62386 pour communiquer avec l'appareillage de commande. Il doit utiliser les commandes définies dans la Partie 103 et, le cas échéant, les Parties 3xx de l'IEC 62386 pour communiquer avec les dispositifs de commande.


NOTE 1 Un contrôleur d'application à plusieurs maîtres peut également recevoir et traiter les trames en avant de 16 bits transmises par d'autres contrôleurs d'application et/ou réagir face aux requêtes.

NOTE 2 Les méthodes et algorithmes de commande d'un contrôleur d'application utilisés pour la commande d'éclairage ne relèvent pas du domaine d'application de l'IEC 62386.

NOTE 3 La normalisation de l'échange de données entre les différents contrôleurs d'application partageant le même bus ne relève pas du domaine d'application de l'IEC 62386.

4.6.6 Partage d'une interface

Plusieurs unités logiques peuvent partager une même interface physique. La Figure 4 présente un exemple où n unités logiques et une alimentation électrique du bus partagent l'interface physique.



IEC

Légende

Anglais	Français
Interface	Interface
Physical device	Dispositif physique
Bus unit	Unité de bus
Receiver	Récepteur
Transmitter	Émetteur
Logical unit	Unité logique
Application controller	Contrôleur d'application
Input device	Dispositif d'entrée
Bus power supply	Alimentation électrique du bus

Figure 4 – Exemple d'une interface partagée

Un contrôleur d'application peut être intégré dans une unité de bus qui contient également un dispositif d'entrée, avec à la fois le contrôleur d'application et le dispositif d'entrée partageant la même interface physique. Une unité de bus de ce genre doit prendre en charge une commande pour désactiver le contrôleur d'application, permettant ainsi d'utiliser l'unité de bus de la même façon que si elle ne contenait que le dispositif d'entrée.

4.7 Alimentation électrique du bus et calculs de la charge

4.7.1 Couverture de la demande de courant

Dans un système, la somme de la consommation de courant de toutes les unités de bus quand elles ne sont pas en transmission (voir 5.5, Tableau 10) ne doit pas dépasser la somme du courant d'alimentation garanti de toutes les alimentations du bus (voir 6.5.1, Tableau 13). Voir aussi A.5.

Le courant complémentaire est nécessaire lors de la transmission pour alimenter les processus dynamiques tels que les capacités de charge au sein du système.

$$\sum I_{\text{BusUnit}} + I_{\text{DynamicProcesses}} \leq \sum I_{\text{Power Supply Guaranteed}}$$

Unité de bus

Processus dynamiques

Alimentation garantie

Il n'existe pas d'équation universellement valide pour calculer le courant nécessaire pour les processus dynamiques puisque ce courant dépend du câblage du système et de la structure du système.

4.7.2 Conformité du courant de signal maximal

La somme du courant d'alimentation maximal de toutes les alimentations électriques du bus connectées au bus ne doit jamais dépasser 250 mA.

$$\sum I_{\text{Power Supply Guaranteed}} \leq \sum I_{\text{Power Supply Maximum}} \leq 250 \text{ mA}$$

Alimentation garantie *Alimentation maximale*

4.7.3 Simplification des calculs dans le système

Pour un système constitué d'une seule alimentation électrique du bus, d'unités de bus alimentées par le bus et de n unités de bus avec alimentation externe, par exemple, un appareillage de commande, la simplification suivante est recommandée:

$$2 \text{ mA} \times n_{\text{Externally Powered Bus Units}} + \sum I_{\text{Bus Powered Bus Units}} \leq \frac{I_{\text{Power Supply Guaranteed}}}{1,2}$$

Unités de bus avec alimentation externe *Unités de bus alimentées par le bus* *Alimentation garantie*

Le facteur 1,2 est un chiffre approximatif et prend en compte un courant complémentaire de 20 % nécessaire aux processus dynamiques.

4.8 Câblage

4.8.1 Structure du câblage

Il convient que le câblage du bus soit connecté dans une topologie en étoile, une topologie linéaire ou une combinaison des deux. Le câblage ne doit pas être réalisé dans une structure en anneau. Les deux conducteurs qui servent de bus doivent être placés dans le même câble ou conduit à câble. Les deux conducteurs doivent être côte à côte dans le câble ou conduit à câble, afin d'éviter tout couplage intempestif avec d'autres signaux.

NOTE En fonction des directives d'installation locales et des exigences d'isolation, les deux conducteurs peuvent être placés dans le même câble que les conducteurs de l'alimentation secteur.

4.8.2 Spécification du câblage

Outre les effets transitoires lors de la transmission, à tout moment pendant le fonctionnement du système, la tension aux bornes de l'interface de n'importe quel dispositif ne doit pas s'écarter de plus de 2,0 V de la tension aux bornes de l'interface de chacun des autres dispositifs sans exception connectés au bus. Voir aussi A.1 pour plus de détails.

NOTE 1 La chute de tension dépend de la somme des courants d'alimentation de toutes les alimentations électriques, de la résistance spécifique des conducteurs et de la longueur du câblage.

NOTE 2 Cette exigence peut limiter la longueur totale du câblage au sein du système.

4.9 Isolation

L'exigence minimale pour les composants de système conformes à la présente norme doit être l'isolation principale telle que définie dans l'IEC 61347-1.

4.10 Mise à la terre du bus

L'exigence pour les composants de système conformes à la présente norme doit être telle que définie dans l'IEC 61347-1.

NOTE Des courants intempestifs provoqués par plusieurs connexions du circuit à la terre de protection peuvent causer des incendies dans le câblage du bus. La mise à la terre peut aussi enfreindre les exigences de sécurité relatives à certains luminaires.

4.11 Coupures d'alimentation dans les unités de bus

4.11.1 Différents niveaux de coupures d'alimentation

Le Tableau 3 et le Tableau 4 indiquent les différents niveaux de coupures d'alimentation dans les unités de bus.

Tableau 3 – Cadencement de coupure de l'alimentation électrique externe

Minimum	Typique	Maximum	Description
		200 ms	Coupures de courte durée de l'alimentation électrique externe ^a
> 200 ms		< 5 s	Zone grisée
5 s			Cycle d'alimentation externe ^b
^a Voir 4.11.2.			
^b Voir 4.11.3.			

Tableau 4 – Cadencement de coupure de l'alimentation électrique du bus

Minimum	Typique	Maximum	Description
		40 ms	Coupures de courte durée de l'alimentation électrique du bus ^a
> 40 ms		< 45 ms	Zone grisée
45 ms		450 ms	Mise hors tension du bus ^b
> 450 ms		< 550 ms	Zone grisée pour la défaillance système
550 ms			Défaillance système ^b
^a Voir 4.11.4.			
^b Voir Article 3.			

4.11.2 Coupures de courte durée de l'alimentation électrique externe

Les exigences de 4.11 de la présente norme s'appliquent aux unités de bus en régime permanent sans communication sur le bus.

NOTE 1 Le régime permanent implique par exemple que le dispositif a terminé sa mise sous tension et qu'il est prêt pour le fonctionnement prévu, sans aucune modification de la sortie en cours.

Les essais correspondants doivent être effectués avec des méthodes d'essai et équipements d'essai selon l'IEC 61000-4-11 à la tension d'alimentation électrique minimale spécifiée, avec les niveaux de tension d'essai indiqués dans le Tableau 5. Pour l'alimentation en courant alternatif, le décalage de la tension doit se produire au passage par zéro.

Tableau 5 – Coupures d'alimentation de courte durée

	Niveaux d'essai
Niveau de tension d'essai 1	70 %
Niveau de tension d'essai 2	0 %
Nombre de périodes sous alimentation en courant alternatif	10
Durée de coupure sous alimentation en courant continu	200 ms

Un changement d'état peut se produire lors de la coupure de l'alimentation électrique. Après la coupure de l'alimentation électrique, l'unité de bus doit être ou doit être rétablie dans les 30 min dans le même état qu'avant la coupure.

NOTE 2 Le délai de 30 min est choisi pour prendre en compte le long moment de rallumage de certains types de lampe.

4.11.3 Cycle d'alimentation externe

Après un cycle d'alimentation externe (voir Tableau 3), une unité de bus avec alimentation externe doit ~~adopter~~ **appliquer** un comportement sous tension à toutes les unités logiques de façon simultanée. Lors d'un cycle d'alimentation externe, une unité de bus peut toujours répondre aux commandes.

NOTE Le comportement sous tension est défini dans les Parties 102 et 103 de l'IEC 62386.

4.11.4 Coupures de courte durée de l'alimentation électrique du bus

Les unités de bus ne doivent pas interpréter les brèves coupures de 40 ms au maximum de l'alimentation du bus comme une mise hors tension.

Les essais correspondants doivent être effectués à la tension minimale de l'alimentation électrique du bus.

4.11.5 Mise hors tension du bus

Une unité de bus alimentée par le bus peut interpréter une mise hors tension du bus comme un cycle d'alimentation externe. Elle doit interpréter une défaillance système comme un cycle d'alimentation externe. **Le comportement doit s'appliquer simultanément à toutes les unités logiques.** Voir le Tableau 4.

4.11.6 Cadencement du démarrage du système

Après la mise sous tension par une source externe, l'alimentation électrique du bus doit être capable de fournir le courant d'alimentation garanti donné dans le Tableau 13, après au plus tard le temps de démarrage de l'alimentation électrique du bus spécifié dans le Tableau 6.


Un récepteur doit être prêt à recevoir des trames dans le temps de démarrage maximal du récepteur spécifié dans le Tableau 6.

Un émetteur ou un émetteur à plusieurs maîtres ne doit pas démarrer les transmissions plus tôt que le temps de démarrage de l'émetteur spécifié dans le Tableau 6.

Tableau 6 – Cadencement du démarrage

	Minimum	Typique	Maximum	Condition
Temps de démarrage de l'alimentation électrique du bus			250 ms	Courant d'alimentation garanti atteint
Temps de démarrage de l'alimentation électrique avancée du bus			400 ms	
Temps de démarrage de l'alimentation électrique intégrée du bus			400 ms ^a	
			5 s ^b	
Temps de démarrage du récepteur pour des unités de bus avec alimentation externe, après un cycle d'alimentation externe			450 ms ^e	
Temps de démarrage du récepteur pour des unités de bus avec alimentation externe, après mise hors tension du bus			100 ms	$U = 10 \text{ V}^d$
Temps de démarrage du récepteur pour des unités de bus alimentées par le bus, après mise hors tension du bus			1 200 ms	
Temps de démarrage de l'émetteur	110 ms ^c			
Temps de démarrage de l'émetteur à plusieurs maîtres	110 ms			
^a Applicable si d'autres alimentations électriques du bus sont autorisées dans le système.				
^b Applicable si aucune autre alimentation électrique du bus n'est autorisée dans le système.				
^c Non applicable pour les émetteurs des unités de bus qui ne peuvent pas déterminer l'état du bus.				
^d État de repos, tension du bus mesurée au niveau de l'interface de l'unité de bus.				
^e Si un cycle d'alimentation externe s'est produit et l'alimentation du bus n'est pas disponible dans les 350 ms, le cadencement de 100 ms est applicable.				

La Figure 5 illustre un exemple de cadencement du démarrage du système.



IEC

Légende

Anglais	Français
External power supply	Alimentation électrique externe
Bus power supply	Alimentation électrique du bus
On	Mise sous tension
Off	Mise hors tension
Idle	État de repos
External power cycle	Cycle d'alimentation externe
Latest bus power supply start-up	Dernier démarrage de l'alimentation électrique du bus
Earliest transmitter start-up	Premier démarrage de l'émetteur
Latest receiver start-up for externally powered unit	Dernier démarrage du récepteur pour une unité avec alimentation externe
Latest receiver start-up for bus powered unit	Dernier démarrage du récepteur pour une unité alimentée par le bus
Bus power down	Mise hors tension du bus
Time	Temps

Figure 5 – Exemple de cadencement du démarrage

NOTE Il s'ensuit à partir des dispositions du présent article qu'un émetteur peut émettre avant que tous les récepteurs soient prêts à recevoir.

5 Spécification électrique

5.1 Généralités

Toutes les tensions et tous les courants se rapportent à l'interface de l'unité de bus.

L'interface de commande doit être insensible à la polarité, sauf si une alimentation électrique du bus est intégrée.

La protection contre les surtensions est facultative, mais recommandée pour la tension assignée la plus élevée du système.

5.2 Marquage de l'interface

L'interface doit porter le marquage "da" ou "DA" (pour données) sur l'unité de bus. Si le codage couleur est utilisé, les couleurs représentant le "da" ou "DA" doivent figurer sur l'unité de bus.

S'il y a plus d'une interface, un marquage supplémentaire doit être utilisé pour permettre de distinguer les interfaces les unes des autres.

5.3 Condensateurs entre l'interface et la terre

Si des condensateurs sont connectés entre le circuit d'interface et toute autre partie du dispositif, telle que la terre, ils doivent être connectés par la partie négative du signal d'interface redressé. De tels condensateurs doivent satisfaire aux exigences d'isolation données en 4.9.

NOTE La capacité constatée sur le bus est affectée par la capacité à la terre lorsqu'un condensateur connecté entre la partie négative de l'interface et la terre sur une unité de bus est utilisé avec une autre unité de bus comprenant un condensateur connecté entre la partie positive de l'interface et la terre.

5.4 Caractéristiques assignées de tension de signal

Les niveaux de tension dans le système pendant le fonctionnement normal doivent toujours être dans la plage de tensions nominales du système donnée dans le Tableau 7. Toutes les unités de bus ainsi que les alimentations électriques du bus doivent résister à la tension maximale absolue du système donnée dans le Tableau 7. Les essais doivent être effectués avec un courant maximal de 260 mA pendant une durée de 1 s.

NOTE 1 Des tensions ne relevant pas de la plage de tensions nominales du système peuvent survenir, suite par exemple à des oscillations parasites sur le bus.

Les dispositifs doivent être insensibles à la polarité (voir 5.1), ou les alimentations électriques doivent pouvoir supporter les tensions inverses (voir 9.7).

Tableau 7 – Niveaux de tension du système

	Minimum	Typique	Maximum
Tension nominale du système U	0 V		20,5 V
Tension maximale absolue du système	-6,5 0 V		22,5 V

Les niveaux de tension à l'interface du récepteur doivent être interprétés selon le Tableau 8.

Tableau 8 – Niveaux de tension du récepteur

	Minimum	Typique	Maximum
Tension niveau haut	9,5 V		22,5 V
Tension de seuil	> 6,5 V	8,0 V	< 9,5 V
Tension niveau bas	-6,5 0 V		6,5 V

Les niveaux de tension d'un émetteur doivent être tels que présentés dans le Tableau 9.

Tableau 9 – Niveaux de tension de l'émetteur

	Minimum	Typique	Maximum
Tension niveau bas	0 V		4,5 V
Tension niveau haut ^a	10,0 V ^b		22,5 V
^a La tension de niveau haut n'est pas sous la commande d'un émetteur, mais est déterminée par l'alimentation électrique et son positionnement sur le bus. ^b La valeur 10 V est dérivée de la tension d'alimentation électrique minimale de 12 V moins la chute de tension maximale de 2 V sur le bus.			

5.5 Caractéristiques assignées de courant de signal

La relation entre le courant I_{BUS} et la tension U à l'interface de l'unité de bus doit être telle que présentée dans le Tableau 10.

Tableau 10 – Caractéristiques assignées de courant

	Minimum	Typique	Maximum	Condition
Consommation de courant I_{BUS} par l'unité de bus avec alimentation externe, lorsqu'elle n'est pas en transmission			2,0 mA	$0 \text{ V} \leq U \leq 22,5 \text{ V}$
Consommation de courant I_{BUS} par l'unité de bus alimentée par le bus, lorsqu'elle n'est pas en transmission			250 mA ^a	
Consommation de courant I_{BUS} lorsqu'elle n'est pas en transmission	10 μA ^b			$U_{\text{TH}} \leq U \leq 22,5 \text{ V}$ ^c
Courant d'absorption de l'émetteur	250 mA			$U \leq 4,5 \text{ V}$ ^d
^a Il s'agit du courant théorique maximal. Il convient qu'un dispositif consomme en réalité moins de courant. Voir 4.7, 5.6 et le texte ci-dessous. ^b La consommation de courant minimale est nécessaire pour décharger les capacités du câblage et les capacités d'entrée des unités de bus connectées. ^c U_{TH} est la tension de seuil du récepteur. ^d Il s'agit de la tension résultante requise en cas d'absorption du courant maximal				

Les unités de bus ne doivent pas tirer un courant supérieur à leur courant maximal spécifié, même lors des mises sous tension et hors tension. La valeur réelle à utiliser lors des essais des unités alimentées par le bus est la consommation de courant maximale documentée.

5.6 Marquage de l'unité de bus alimentée par le bus

Si une unité de bus est alimentée par le bus, la consommation de courant maximale en mA doit être indiquée dans la documentation. Il est également recommandé de spécifier qu'il convient d'indiquer cela sur l'étiquette.

Le temps de démarrage d'une unité de bus alimentée par le bus doit être indiqué dans la documentation et éventuellement sur l'étiquette.


Le courant maximal doit tenir compte des tolérances et de la dérive de température.

5.7 Temps de montée et temps de descente du signal

Le temps de montée t_{RISE} et le temps de descente t_{FALL} du signal doivent satisfaire aux exigences données dans le Tableau 11. La Figure 6 et la Figure 7 illustrent les niveaux utilisés pour mesurer t_{RISE} et t_{FALL} .

Tableau 11 – Temps de montée et de descente du signal


	Minimum	Typique	Maximum	Condition
t_{RISE} , t_{FALL} pour l'émetteur et l'émetteur à plusieurs maîtres	3 μ s ^a			Mesurés entre 10 % et 90 % de l'écart de tension du signal. L'essai doit être effectué à une tension de bus U_{BUS} de 20,5 V à 250 mA sauf si une alimentation électrique du bus d'une valeur I_{max} de 250 mA est intégrée
t_{RISE} , t_{FALL} pour l'émetteur			25 μ s	Mesurés entre: 4,5 V et 11,5 V à $U_{BUS} \geq 12$ V pour tension de bus 4,5 V et ($U_{BUS} - 0,5$ V) à $10 \text{ V} \leq U_{BUS} < 12 \text{ V}$
t_{RISE} , t_{FALL} pour l'émetteur à plusieurs maîtres			15 μ s	
^a La fréquence de résonance du système dépend des composants de système y compris le câblage. Par conséquent, il n'y a pas de valeur minimale qui garantit l'absence d'oscillation parasite dans tous les cas. Il convient de considérer la valeur minimale de t_{RISE} et de t_{FALL} pour éviter les problèmes d'EMI (Interférence électromagnétique).				



Légende

Anglais	Français
Voltage	Tension
at	à
High level voltage	Tension niveau haut
Low level voltage	Tension niveau bas
Time	Temps

Figure 6 – Mesurages des temps maximums de montée et de descente du signal



Légende

Anglais	Français
Voltage	Tension
High level voltage	Tension niveau haut
Low level voltage	Tension niveau bas
Time	Temps

Figure 7 – Mesurages des temps minimums de montée et de descente du signal

NOTE Ainsi, il convient que tout appareillage/dispositif de commande provoquant une variation du niveau logique sur le bus au moyen de la modification de sa propre impédance modifie son impédance à une vitesse telle que les exigences de cadencement données dans le Tableau 11 soient satisfaites.

6 Alimentation électrique du bus

6.1 Généralités

Une alimentation électrique du bus peut être une unité d'alimentation électrique autonome du bus ou elle peut être intégrée à toute unité de bus dans un dispositif physique.

Toutes les tensions et tous les courants se rapportent à l'interface de l'unité d'alimentation électrique du bus, qu'elle soit intégrée ou non.

En dehors des cas transitoires de décharge de la capacité du bus et de tout composant électriquement passif connecté au bus, une alimentation électrique du bus ne doit, pour les tensions de bus dans la plage de 0 V à 22,5 V, jamais tirer du bus un courant de plus de 1 mA, même si sa propre alimentation électrique externe est défaillante. Cette exigence ne s'applique pas aux alimentations électriques avec un courant assigné maximal de 250 mA.

6.2 Marquage des bornes de l'alimentation électrique du bus

En plus des exigences de marquage définies en 5.2, les bornes de l'alimentation électrique du bus doivent porter le marquage "+" et "-" pour indiquer la polarité. Si le codage couleur est utilisé, les couleurs représentant le "+" et "-" doivent figurer sur l'alimentation électrique du bus.

6.3 Condensateurs entre l'interface et la terre

Si des condensateurs sont connectés entre le circuit d'interface et toute autre partie du dispositif, telle que la terre, ils doivent être connectés par la partie négative du signal d'interface. De tels condensateurs doivent satisfaire aux exigences d'isolation données en 4.9.

NOTE La capacité constatée sur le bus est affectée par la capacité à la terre lorsqu'un condensateur connecté entre la partie négative de l'interface et la terre sur une unité de bus est utilisé avec une autre unité de bus comprenant un condensateur connecté entre la partie positive de l'interface et la terre.

6.4 Caractéristiques assignées de tension

L'alimentation électrique du bus doit résister aux tensions indiquées dans le Tableau 7. La tension de sortie de l'alimentation électrique du bus doit être comme indiquée dans le Tableau 12.

Tableau 12 – Tension de sortie de l'alimentation électrique du bus

	Minimum	Typique	Maximum	Condition
Tension de sortie	12,0 V	16,0 V	20,5 V	Plage complète de tension d'alimentation, plage complète de charge, plage complète de température, état de repos

6.5 Caractéristiques assignées de courant

6.5.1 Généralités

Le courant que l'alimentation électrique du bus est en mesure de fournir au bus doit être tel qu'indiqué dans le Tableau 13.

À la fois le courant d'alimentation maximal et le courant d'alimentation garanti doivent être indiqués dans la documentation. Il est également recommandé de spécifier qu'il convient d'indiquer cela sur l'étiquette. Le courant d'alimentation garanti doit être un minimum absolu tandis que le courant d'alimentation maximal doit être un maximum absolu.

NOTE 1 En raison de la consommation électrique interne, le courant d'alimentation garanti peut être inférieur au courant d'alimentation maximal lorsque l'unité d'alimentation électrique du bus est intégrée dans une unité de bus.

NOTE 2 En général, le courant d'alimentation maximal est maximal à la température minimal autorisée pour l'alimentation électrique du bus, tandis que le courant d'alimentation garanti est minimal à la température maximal autorisée de l'alimentation électrique du bus.

NOTE 3 Le courant de l'alimentation électrique du bus et le courant d'absorption de l'émetteur influencent le cadencement du signal en raison de la capacité du câblage.

Tableau 13 – Caractéristiques assignées de courant de l'alimentation électrique du bus

	Minimum	Typique	Maximum	Condition
Courant d'alimentation maximal	Courant d'alimentation garanti		250 mA	Plage complète de tension, plage complète de température
Courant d'alimentation garanti ^a	8,0 mA		Courant d'alimentation maximal	$U = 12,0 \text{ V}$, plage complète de température
^a Voir aussi 4.7.				

6.5.2 Caractéristiques assignées de courant de l'alimentation électrique unique du bus

Une alimentation électrique du bus qui est conçue pour être la seule dans le système doit être marquée avec un courant d'alimentation maximal de 250 mA. Il convient que cette alimentation électrique résiste à toute oscillation du bus. Aucun essai n'est donné.

NOTE Le courant d'alimentation garanti peut être sensiblement inférieur au courant d'alimentation maximal.

6.5.3 Caractéristiques assignées de courant de l'alimentation électrique intégrée du bus

Si une alimentation électrique est intégrée dans une unité de bus et que cette alimentation électrique du bus est la seule alimentation électrique du bus autorisée dans le système, le courant d'absorption minimal de l'émetteur de cette unité de bus peut être réduit au courant d'alimentation maximal de l'alimentation électrique du bus.

6.5.4 Comportement dynamique de l'alimentation électrique du bus


Le comportement de l'alimentation électrique du bus dans des cas de transition d'un circuit ouvert à un court-circuit doit être comme indiqué dans le Tableau 14 et à la Figure 8.

Le comportement de l'alimentation électrique du bus dans des cas de transition d'un court-circuit à un circuit ouvert doit être comme indiqué dans le Tableau 14 et à la Figure 9.

Tableau 14 – Comportement dynamique de l'alimentation électrique du bus

	Minimum	Typique	Maximum	Condition
Amplitude de sous-dépassement de la tension			0,5 V	Transition d'un court-circuit à un circuit ouvert
Temps de sous-dépassement de la tension			100 µs	
Amplitude de dépassement de la tension			2,0 V	
Temps de dépassement de la tension			100 µs	
Temps de montée de la tension			10 µs	Mesuré de 0 V à 12 V
Amplitude de dépassement du courant			200 mA	Transition d'un circuit ouvert à un court-circuit de 2,5 V/µs
Temps de dépassement du courant			10 µs	
Dépassement de charge			1 µAs	


S'il existe plus d'un dépassement/sous-dépassement, l'amplitude la plus élevée doit être prise comme l'amplitude de dépassement/sous-dépassement. La somme de tous les temps de dépassement/sous-dépassement doit être utilisée comme temps de dépassement/sous-dépassement.



Légende

Anglais	Français
Courant	Courant
Current overshoot time	Temps de dépassement du courant
Current overshoot amplitude	Amplitude de dépassement du courant
Time	Temps

Figure 8 – Comportement du courant de l’alimentation électrique du bus



Légende

Anglais	Français
Voltage	Tension
Voltage overshoot time	Temps de dépassement de la tension
Voltage overshoot amplitude	Amplitude de dépassement de la tension

Anglais	Français
Voltage undershoot amplitude	Amplitude de sous-dépassement de la tension
Voltage undershoot time	Temps de sous-dépassement de la tension
Time	Temps

Figure 9 – Comportement de la tension de l'alimentation électrique du bus

6.6 Exigences de cadencement de l'alimentation électrique du bus

6.6.1 Coupures de courte durée de l'alimentation électrique

Les exigences de 4.11.1 et 4.11.2 s'appliquent avec l'addition suivante:

L'alimentation électrique du bus doit interrompre le courant du bus pendant moins de 450 ms.

Cette exigence signifie que les coupures d'alimentation de courte durée ne provoquent pas une défaillance système. Cependant toute coupure de l'alimentation du bus pendant plus de 40 ms peut avoir une incidence sur les dispositifs alimentés par le bus. Par conséquent, il convient que la coupure de l'alimentation du bus n'excède pas 40 ms.

6.6.2 Comportement en court circuit

En cas de détection d'un court-circuit dont la durée dépasse le délai minimal de coupure donné dans le Tableau 15, l'alimentation électrique du bus peut s'arrêter pendant une période allant jusqu'à la période de redémarrage maximale donnée dans le Tableau 15. À chaque redémarrage, l'alimentation électrique doit activer la sortie pendant au moins le temps de reprise minimal donné dans le Tableau 15.

NOTE Une condition de défaillance système ne peut pas être causée uniquement par le comportement d'une alimentation électrique conforme à ces exigences.

Tableau 15 – Comportement de cadencement en court-circuit

	Minimum	Typique	Maximum
Délai de la coupure	600 ms		
Temps de reprise	150 ms ^a		
Période de redémarrage			15 s
^a Un temps de reprise minimal de 600 ms est recommandé.			

Dans un système, il ne doit y avoir qu'une seule alimentation électrique avec le mécanisme décrit ci-dessus.

Si une alimentation électrique du bus utilise le mécanisme décrit ci-dessus, cela doit être mentionné dans la documentation. Il est également recommandé d'indiquer l'information relative à ce mécanisme de coupure sur l'étiquette.


Les alimentations électriques du bus sans le mécanisme de coupure décrit ci-dessus doivent résister au court-circuit.

7 Structure du protocole de transmission

7.1 Généralités

Le codage des trames en avant et des trames en arrière doit être tel que décrit dans les paragraphes qui suivent. La Figure 10 donne un exemple de trame. Le bit de poids fort doit toujours être transmis en premier, immédiatement après le bit de départ. Le bit de poids faible

doit toujours être transmis en dernier, immédiatement avant l'état d'arrêt. La numérotation des bits doit toujours avoir zéro pour base. Ainsi, le bit de poids fort d'une trame de n bit doit être le bit $n-1$.



Légende

Anglais	Français
Start bit	Bit de départ
Bit	Bit
Stop condition	État d'arrêt

Figure 10 – Exemple de trame

7.2 Codage de bits

7.2.1 Codage du bit de départ et du bit d'information

Le bit de départ ainsi que les bits d'information doivent être à codage biphase. Un "1" logique doit contenir un front montant à l'intérieur du bit codé; un "0" logique doit contenir un front descendant à l'intérieur du bit codé, comme représenté à la Figure 11.



Légende

Anglais	Français
Logical 1	"1" logique
Logical 0	"0" logique

Figure 11 – Bits à codage biphase

Un bit de départ doit être codé comme "1" logique.

7.2.2 Codage de l'état d'arrêt

L'état d'arrêt doit être codé comme état de repos. L'état d'arrêt doit commencer au dernier front montant.

NOTE Si le dernier bit de la trame est "1" logique, l'état d'arrêt commence à l'intérieur de ce bit. Si le dernier bit de la trame est "0" logique, l'état d'arrêt commence à la fin de ce bit.

7.3 Description des trames

Une trame doit être constituée de:

- 1 bit de départ
- n bits d'information
- 1 état d'arrêt

NOTE 1 Le nombre de bits d'information n dépend du type de trame.

NOTE 2 Une trame avec n bits d'information est appelée trame de n bit.

7.4 Types de trames

7.4.1 Trame en avant de 16 bits

Une trame en avant de 16 bits doit contenir $n = 16$ bits d'information.

NOTE Ce type de trame en avant peut être utilisé pour communiquer avec l'appareillage de commande conforme à l'IEC 62386-102.

7.4.2 Trame en avant de 24 bits

Une trame en avant de 24 bits doit contenir $n = 24$ bits d'information.

NOTE Ce type de trame en avant peut être utilisé par et pour communiquer avec les dispositifs de commande conformes à l'IEC 62386-103.

7.4.3 Trame en avant réservée

Les trames avec $n = 20$ ou $n = 32$ bits d'information sont des trames en avant réservées. Elles ne doivent pas être utilisées.

7.4.4 Trame en arrière

Une trame en arrière doit contenir $n = 8$ bits d'information.

Les trames en arrière doivent être utilisées uniquement comme des réponses aux trames en avant.

7.4.5 Trames en avant propriétaires

Il existe deux types de trames en avant propriétaires:

- Les trames en avant propriétaires qui diffèrent des trames en avant définies ou réservées dans la présente norme en ce qui concerne le nombre de bits d'information. Ces trames en avant propriétaires doivent déclencher une violation de taille de trame dans les unités de bus qui ne sont pas conçues pour les interpréter.
- Les trames en avant propriétaires qui diffèrent des trames en avant définies ou réservées dans la présente norme en ce qui concerne le codage du bit de départ, du bit d'information ou de l'état d'arrêt. Ces trames en avant propriétaires doivent déclencher une violation du cadencement des bits dans les unités de bus qui ne sont pas conçues pour les interpréter.

Un émetteur qui envoie des trames en avant propriétaires doit se conformer aux exigences de cadencement de séquence de trame indiquées dans le Tableau 17.

Un émetteur à plusieurs maîtres qui envoie des trames en avant propriétaires doit se conformer aux exigences de cadencement de séquence de trame indiquées dans le Tableau 22 et doit utiliser par défaut seulement la priorité 5, jusqu'à ce qu'il soit différemment configuré.

NOTE Les trames en avant propriétaires peuvent déclencher les trames en arrière.

Un récepteur conçu pour des trames propriétaires avec $n = 8$ à $n = 15$ bits peuvent différencier ces trames des trames en arrière chevauchantes par une variété de méthodes. Néanmoins, il est recommandé d'éviter ces types de conceptions.

8 Cadencement

8.1 Cadencement de l'émetteur


8.1.1 Cadencement des bits de l'émetteur

Le cadencement des bits de l'émetteur doit se conformer aux limites indiquées dans le Tableau 16. La Figure 12 illustre une partie d'une trame typique.

NOTE 1 Cette définition du cadencement est utilisée pour l'appareillage de commande et les dispositifs de commande à un seul maître. Les dispositifs de commande à plusieurs maîtres sont soumis à des contraintes de cadencement plus strictes. Voir 8.2.5.

NOTE 2 Voir A.4 pour plus de détails sur la modification des définitions du cadencement avec le passage de l'édition 1 à l'édition 2 de la présente norme.

Indépendamment de la tension de niveau bas et de la tension de niveau haut, le cadencement est mesuré à un niveau de 8,0 V.



Légende

Anglais	Français
Voltage	Tension
Half bit	Demi-bit
Double half bit	Deux demi-bits
Time	Temps


Figure 12 – Exemple de cadencement de bits

Tableau 16 – Cadencement des bits de l'émetteur

	Minimum	Typique	Maximum
Temps d'un demi-bit $t_{\text{HIGH}}, t_{\text{LOW}}$	366,7 μs	416,7 μs	466,7 μs
Temps de deux demi-bits $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	733,3 μs	833,3 μs	933,3 μs
Temps de l'état d'arrêt T_{STOP}	2 450 μs		

8.1.2 Cadencement de séquence de trame de l'émetteur

La Figure 13 indique la durée d'établissement entre deux trames consécutives.



Légende

Anglais	Français
Settling time	Durée d'établissement
Stop condition	État d'arrêt
Start bit	Bit de départ
Bit	Bit

Figure 13 – Illustration de la durée d'établissement

En ce qui concerne la durée d'établissement, les valeurs données dans le Tableau 17 doivent s'appliquer.

NOTE Lors de la conception d'une unité de bus alimentée par le bus, la durée d'établissement minimum de l'émetteur peut être considérée comme une période pendant laquelle l'alimentation peut être tirée du bus de manière fiable.

Tableau 17 – Valeurs de la durée d'établissement de l'émetteur

	Minimum	Typique	Maximum
Durée d'établissement entre une trame en avant et une trame en arrière ^a	5,5 ms		10,5 ms
Durée d'établissement entre toute autre trame et une trame en avant	13,5 ms ^b		75,0 ms ^c
^a Un émetteur doit commencer la transmission de sa trame en arrière (s'il en existe une) dans le créneau temporel défini dans ce tableau, indépendamment du fait que tout autre émetteur a déjà commencé à transmettre une trame en arrière. La durée d'établissement observée sur le bus dépend normalement du cadencement de la première trame en arrière transmise; la durée d'établissement théorique pour les trames en arrière ultérieures peut être considérée comme un temps de retard. ^b Également applicable après que des trames en arrière chevauchantes aient causé une violation du cadencement des bits du récepteur ou une violation de taille de trame du récepteur. ^c Uniquement applicable pour les trames en avant double envoi, voir 9.3.			

8.2 Cadencement du récepteur

8.2.1 Cadencement des bits du récepteur

Un récepteur doit ~~accepter~~ recevoir ou rejeter des trames selon les exigences de cadencement des bits, comme suit.

Il convient d'ignorer les impulsions et les pics de courte durée.

Pour les bits logiques commençant avec un front, le cadencement indiqué dans le Tableau 18 doit s'appliquer à la durée comprise entre ce front de départ et le front suivant. Cette période peut être le premier demi-bit d'un bit de départ, ou un état d'arrêt, ou le premier demi-bit d'un autre bit logique lorsque le précédent bit logique a la même valeur.

Le cadencement indiqué dans le Tableau 19 doit s'appliquer depuis le front à l'intérieur d'un bit logique jusqu'au bit suivant. Cette période peut être un demi-bit, deux demi-bits ou un état d'arrêt.

La Figure 14 indique dans un exemple le tableau qui est applicable à telle ou telle période de temps.

Après l'état d'arrêt minimal indiqué dans le Tableau 18 et le Tableau 19, une trame est considérée comme reçue.

NOTE 2 Pour une meilleure compréhension de ~~ceci~~ cet aspect, voir 9.7 9.8.


NOTE 3 La réception d'une trame en arrière valide ne signifie pas nécessairement qu'elle a été envoyée par un seul émetteur puisque les trames en arrière peuvent se chevaucher de façon synchrone, ou presque.

Tableau 18 – Démarrage du cadencement du récepteur au début d'un bit logique

Minimum	Typique	Maximum	Description
		< 333,3 µs	Zone grisée
333,3 µs	416,7 µs	500 µs	Demi-bit
> 500 µs		< 750 µs	Zone grisée
750 µs		1 400 µs ^a 40 ms ^b	Violation du cadencement des bits
> 1 400 µs ^a		< 2 400 µs ^a	Zone grisée
2 400 µs ^a			État d'arrêt
^a S'applique uniquement pour l'état de repos.			
^b S'applique uniquement pour l'état actif. L'état actif de durée supérieure à 45 ms doit être interprété comme une mise hors tension du bus.			

Tableau 19 – Démarrage du cadencement du récepteur au niveau d'un front à l'intérieur d'un bit logique

Minimum	Typique	Maximum	Description
		< 333,3 µs	Zone grisée
333,3 µs	416,7 µs	500 µs	Demi-bit
> 500 µs		< 666,7 µs	Zone grisée ^c
666,7 µs	833,3 µs	1 000 µs	2 demi-bits
> 1 000 µs		< 1 200 µs	Zone grisée
1 200 µs		1 400 µs ^a 45 ms ^b	Violation du cadencement des bits
> 1 400 µs ^a		< 2 400 µs ^a	Zone grisée
2 400 µs ^a			État d'arrêt
^a S'applique uniquement pour l'état de repos.			
^b S'applique uniquement pour l'état actif. L'état actif de durée supérieure à 45 ms doit être interprété comme une mise hors tension du bus.			
^c Si un front se produit après un temps à l'intérieur de la zone grisée, le récepteur peut conclure qu'il s'agit d'une violation du cadencement. Ceci peut être dû par exemple aux trames en arrière chevauchantes.			



Légende

Anglais	Français
Logical bits	Bits logiques
Start bit	Bit de départ
Bit	Bit
Stop condition	État d'arrêt

Figure 14 – Exemple de décision de cadencement du récepteur

8.2.2 Violation du cadencement des bits du récepteur

Si un récepteur détecte une violation du cadencement des bits, il doit rejeter la trame, sauf s'il s'agit d'une trame en arrière. Voir 8.2.5.

Après la détection d'une violation du cadencement des bits, le récepteur doit être prêt à décoder la trame suivante immédiatement après la détection d'un état d'arrêt.

NOTE Une violation du cadencement des bits du récepteur peut découler du fait que plusieurs émetteurs sont actifs, par exemple en cas de trames en arrière chevauchantes.

8.2.3 Violation de taille de trame du récepteur

Si un récepteur détecte une trame avec un certain nombre de bits d'information non pris en charge par ce récepteur, ceci doit déclencher une violation de taille de trame et la trame doit être ignorée, sauf s'il s'agit d'une trame en arrière; voir 8.2.5.

Après une violation de taille de trame, le récepteur doit être prêt à décoder la trame suivante immédiatement après la détection d'un état d'arrêt.

NOTE Une violation de taille de trame du récepteur peut découler du fait que plusieurs émetteurs sont actifs ou être provoquée par une trame en arrière propriétaire; voir 7.4.5.

8.2.4 Cadencement de séquence de trame du récepteur

Le décodage d'une nouvelle trame ne doit commencer qu'après la détection d'un état d'arrêt.

NOTE Cette exigence assure qu'une trame en avant de 24 bits par exemple n'est pas interprétée comme une trame en avant de 16 bits, lorsque le récepteur démarre lors de la transmission de la trame en avant de 24 bits.

Un récepteur doit accepter des séquences de trames avec les durées d'établissement données dans le Tableau 20.

Tableau 20 – Valeurs de la durée d'établissement du récepteur

	Minimum	Typique	Maximum	Description
Durée d'établissement entre trame en avant et trame en arrière	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms		12,4 ms	La trame doit être acceptée interprétée comme une trame en arrière.
	> 12,4 ms		< 13,4 ms	Zone grisée ^b
	13,4 ms			La trame ne doit pas être interprétée comme une trame en arrière.
Durée d'établissement entre trame en avant et trame en avant	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms			La trame doit être acceptée interprétée comme une trame en avant.
Durée d'établissement entre la première et la deuxième trames en avant des trames en avant double envoi ^c	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms		94 ms	Les trames doivent être acceptées interprétées comme des trames en avant double envoi.
	> 94 ms		< 105 ms	Zone grisée ^{c, d}
	105 ms			Les trames doivent être acceptées interprétées comme deux trames en avant séparées
Durée d'établissement entre trame en arrière et trame en avant	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms			La trame doit être acceptée interprétée comme une trame en avant.
^a À cause de la définition de l'état d'arrêt, il s'agit du temps minimal pour distinguer les trames. ^b Les trames à l'intérieur de cette zone peuvent être acceptées ou rejetées interprétées de multiples façons. ^c Voir 9.3. ^d Les trames dans cette zone peuvent être interprétées comme des trames en avant double envoi ou comme deux trames en avant séparées.				

8.2.5 Réception des trames en arrière

La réception d'une trame en arrière doit commencer avec le premier état actif après la trame en avant qui a déclenché la trame en arrière **si ce premier état actif est détecté au cours d'une durée d'établissement de 13,4 ms au maximum.**

Si ~~un récepteur détecte une~~ **cette** trame ~~qui~~ déclenche une violation de taille de trame ou une violation du cadencement des bits, elle doit être interprétée comme une trame en arrière. Une telle trame peut contenir des informations qui méritent d'être traitées dans certains cas. Voir également 7.4.4 **et 9.5.2.**

8.3 Cadencement de l'émetteur à plusieurs maîtres

8.3.1 Cadencement des bits de l'émetteur à plusieurs maîtres

Le cadencement des bits de l'émetteur à plusieurs maîtres doit s'effectuer selon les valeurs données dans le Tableau 21. La Figure 12 illustre une partie d'une trame typique.

Indépendamment de la tension de niveau bas et de la tension de niveau haut, le cadencement est mesuré à un niveau de 8,0 V.

Tableau 21 – Cadencement des bits de l'émetteur à plusieurs maîtres

	Minimum	Typique	Maximum
Temps d'un demi-bit $t_{\text{HIGH}}, t_{\text{LOW}}$	400,0 μs	416,7 μs	433,3 μs
Temps de deux demi-bits $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	800,0 μs	833,3 μs	866,7 μs
Temps de l'état d'arrêt T_{STOP}	2 400 2 450 μs		

Un émetteur à plusieurs maîtres doit observer les règles d'évitement de collisions (voir 9.1.2), de détection de collisions (voir 9.1.3) et de récupération en cas de collision (voir 9.1.4).

8.3.2 Cadencement de séquence de trame de l'émetteur à plusieurs maîtres

Afin de réduire la probabilité de survenance des collisions, des priorités de trame différentes doivent être établies à l'aide de différentes durées d'établissement.

NOTE 1 L'utilisation des priorités de trame en avant est décrite dans l'IEC 62386-103.

La Figure 13 présente la durée d'établissement entre deux trames consécutives.

Concernant la durée d'établissement des trames avec des priorités différentes, les valeurs données dans le Tableau 22 doivent s'appliquer.

NOTE 2 Lors de la conception d'une unité de bus alimentée, la durée d'établissement minimum de l'émetteur peut être considérée comme une période durant laquelle l'alimentation peut être tirée du bus de manière fiable.

Tableau 22 – Valeurs de la durée d'établissement de l'émetteur à plusieurs maîtres


Durée d'établissement entre	Minimum	Typique	Maximum
Trame en avant et trame en arrière ^a	5,5 ms		10,5 ms
Toute trame et la trame en avant (priorité 1) ^b	13,5 ms	^c	14,7 ms ^d
Toute trame et la trame en avant (priorité 2) ^b	14,9 ms	^c	16,1 ms ^d
Toute trame et la trame en avant (priorité 3) ^b	16,3 ms	^c	17,7 ms ^d
Toute trame et la trame en avant (priorité 4) ^b	17,9 ms	^c	19,3 ms ^d
Toute trame et la trame en avant (priorité 5) ^b	19,5 ms	^c	21,1 ms ^d
^a Il s'agit d'un temps de retard où la trame en arrière peut commencer indépendamment des transitions intermédiaires. ^b Également applicable après que les trames en arrière chevauchantes aient causé une violation du cadencement des bits du récepteur ou une violation de taille de trame du récepteur. ^c Il est fortement recommandé qu'un émetteur à plusieurs maîtres commence sa transmission à un moment aléatoire dans les limites de la durée d'établissement minimale et maximale correspondant à la priorité voulue, puisque cela aide à éviter les collisions. Les tolérances d'horloge sont à prendre en compte. ^d Quand un émetteur à plusieurs maîtres a l'intention d'envoyer une trame avec une certaine priorité mais que la durée d'établissement maximale pour cette priorité est déjà passée, l'émetteur peut commencer sa transmission immédiatement en tenant compte des règles d'évitement de collision.			

9 Mode de fonctionnement

9.8 Traitement des trames et commandes

9.8.1 Généralités

La Figure 20 représente le débit depuis la réception des bits par l'interface du bus jusqu'à l'exécution de la commande. Les conditions d'entrée dans l'état suivant sont décrites ci-après. Le Paragraphe 9.8 ne s'applique pas nécessairement lors de l'utilisation de trames en avant propriétaire.



IEC

Figure 20 – Traitement des trames et commandes

9.8.2 Trame reçue ou rejetée

Toute trame contenant des bits valides et un état d'arrêt doit être considérée comme reçue, sinon elle doit être considérée comme rejetée.

9.8.3 Trame acceptée ou ignorée

Toute trame reçue utilisant le type de trame et le nombre de bits de données adéquats pour un récepteur particulier doit être considérée comme acceptée, sinon elle doit être considérée comme ignorée.

9.8.4 Commande acceptée ou ignorée

Le contenu de toute trame acceptée doit être analysé. Si le contenu constitue une commande, cette dernière doit être acceptée, sinon elle doit être ignorée.

NOTE L'IEC 62386-102, l'IEC 62386-103, la série IEC 62386-2xx et la série IEC 62386-3xx donne des informations plus détaillées concernant les commandes.

9.8.5 Commande exécutée ou rejetée

Toute commande acceptée doit être exécutée au cours de la durée d'établissement entre la trame dans laquelle elle a été reçue et la trame suivante possible sur le bus, sauf indication contraire explicite dans la description de la commande. L'exécution de la commande peut dépendre des ressources nécessaires.

Les commandes acceptées non exécutées sont considérées comme rejetées.

NOTE 1 La trame suivante sur le bus peut être une nouvelle commande ou la réponse à la commande reçue.

NOTE 2 Cette exigence de cadencement fait référence à la variation et à la réaction aux signaux internes d'une unité de bus. Le temps de retard entre les signaux externes et les signaux internes d'une unité de bus ne relève pas du domaine d'application de la présente norme, mais peut constituer une question de performance d'un système.

Il convient que la fréquence de rafraîchissement des variables internes (par exemple, un statut) soit telle qu'une nouvelle valeur correcte puisse être observée immédiatement après une commande qui modifie cette valeur (par exemple, une commande de configuration), sauf indication contraire explicite dans la description de la commande.

L'exécution d'une commande peut impliquer le déclenchement d'un processus qui est lui-même d'une durée supérieure à la durée d'établissement entre trames.

NOTE 3 L'exécution d'une modification de l'intensité lumineuse ("*running fade*") constitue un exemple pour un tel processus.

9.1 Évitement de collisions, détection de collisions et récupération en cas de collision

9.1.1 Généralités

L'évitement des collisions (9.1.2), la détection des collisions (9.1.3) et la récupération en cas de collision (9.1.4) s'appliquent aux émetteurs à plusieurs maîtres uniquement. Ils ne s'appliquent pas aux transmissions de réponse.

Un émetteur à plusieurs maîtres doit toujours tenter d'éviter les collisions avant d'envoyer une trame en avant.

Dans la mesure où l'on ne peut éviter les collisions dans toutes les situations, un mécanisme de détection de collisions est nécessaire. Un émetteur qui détecte une collision doit toujours annuler de façon immédiate sa propre transmission.

Si, après la détection de la collision, le signal résultant sur le bus viole les exigences de cadencement de 9.1.3, un mécanisme de récupération en cas de collision doit être appliqué.

9.1.2 Évitement des collisions

L'évitement des collisions doit être réalisé en vérifiant la durée d'établissement avant de transmettre une trame en avant. Cela implique qu'un émetteur à plusieurs maîtres ne doit pas démarrer une transmission tant que le bus n'est pas à l'état de repos.

NOTE La durée d'établissement dépend de la priorité de trame utilisée.

9.1.3 Détection des collisions

La détection des collisions doit être appliquée pendant la transmission de toute trame en avant.

Lorsque le signal résultant sur le bus indiqué dans le Tableau 24 mais n'est pas identique au signal que l'émetteur à plusieurs maîtres souhaitait transmettre, l'émetteur à plusieurs maîtres doit arrêter immédiatement sa transmission.

Lorsque l'émetteur qui a arrêté sa transmission peut garantir que le cadencement du signal créé avant l'arrêt de la transmission ne satisfait pas à l'une des zones de destruction indiquées dans le Tableau 23 et le Tableau 24, il doit retourner à l'évitement de collisions décrit en 9.1.2. L'émetteur peut reprendre sa transmission si elle demeure nécessaire. Voir aussi A.3.

Sinon, l'émetteur qui a arrêté sa transmission doit vérifier le cadencement du signal sur le bus.

- Lorsque le cadencement du signal résultant ne satisfait pas à l'une des zones de destruction indiquées dans le Tableau 23 et le Tableau 24, l'émetteur doit retourner à l'évitement des collisions décrit en 9.1.2. L'émetteur peut reprendre sa transmission si elle demeure nécessaire.

NOTE 1 Dans ce cas, la trame résultante sur le bus demeure une trame en avant valide et peut être reçue par toute unité de bus sur le bus.

- Lorsque le cadencement du signal résultant sur le bus satisfait à l'une des zones de destruction indiquées dans le Tableau 23 et le Tableau 24, l'émetteur doit suivre la méthode de récupération en cas de collision décrite en 9.1.4. Après l'étape de récupération en cas de collision, l'émetteur peut reprendre sa transmission.

NOTE 2 Dans ce cas, il y aurait un risque selon lequel un ou plusieurs dispositifs connectés au bus pourraient interpréter la trame comme contenant des données pertinentes pendant que d'autres pourraient la rejeter. Ce risque est évité en détruisant la trame et en s'assurant ainsi que tous les récepteurs la considèrent comme non valide.

**Tableau 23 – Vérification d'un bit logique,
en commençant par un front au début du bit**

Minimum	Typique	Maximum	Description
		< 100 µs	Zone grisée ^c
100 µs		356,7 µs	Zone de destruction ^a
> 356,7 µs		< 400,0 µs	Zone grisée
400,0 µs		433,3 µs	Demi-bit valide
> 433,3 µs		< 476,7 µs	Zone grisée
476,7 µs			Zone de destruction ^{a, b}
^a Les signaux à l'intérieur de la zone de destruction doivent conduire à la récupération en cas de collision décrite en 9.1.4. ^b S'applique uniquement pour l'état actif. ^c Les impulsions dans cette zone grisée peuvent être ignorées et non prises en compte dans les décisions relatives au cadencement car elles peuvent résulter du bruit.			


**Tableau 24 – Vérification d'un bit logique,
en commençant par un front à l'intérieur du bit**

Minimum	Typique	Maximum	Description
		< 100 µs	Zone grisée ^c

100 μ s		356,7 μ s	Zone de destruction ^a
> 356,7 μ s		< 400,0 μ s	Zone grisée
400,0 μ s		433,3 μ s	Demi-bit valide
> 433,3 μ s		< 476,7 μ s	Zone grisée
476,7 μ s		723,3 μ s	Zone de destruction ^a
> 723,3 μ s		< 800,0 μ s	Zone grisée
800,0 μ s	833,3 μ s	866,7 μ s	2 demi-bits valides
> 866,7 μ s		< 943,3 μ s	Zone grisée
943,3 μ s			Zone de destruction ^{a, b}
^a Les signaux à l'intérieur de la zone de destruction doivent conduire à la récupération en cas de collision décrite en 9.1.4. ^b S'applique uniquement pour l'état actif. ^c Les impulsions dans cette zone grisée peuvent être ignorées et non prises en compte dans les décisions relatives au cadencement car elles peuvent résulter du bruit.			

Il est nécessaire de prendre en compte les temps de retard du signal de l'émetteur et du récepteur nécessaires à la vérification dans le cas des émetteurs à plusieurs maîtres. Voir A.3.

La Figure 15 indique dans un exemple le tableau qui est applicable à telle ou telle période de temps.



Légende

Anglais	Français
Logical bits	Bits logiques
Start bit	Bit de départ
Bit	Bit
Stop condition	État d'arrêt
Table	Tableau

Figure 15 – Exemple de décision de cadencement de la détection des collisions

9.1.4 Récupération en cas de collision

Au démarrage du processus de récupération en cas de collision, l'émetteur à plusieurs maîtres doit forcer le bus à l'état actif pendant la durée de coupure t_{BREAK} donnée dans le Tableau 25 dans les 450 μ s au plus tard.

NOTE 1 Ceci donne lieu à la détection par toutes les unités de bus de toute violation du cadencement des bits. Tous les émetteurs à plusieurs maîtres entreront dans le processus de récupération en cas de collision.

Après la durée de coupure, l'émetteur à plusieurs maîtres doit vérifier le bus. Si le bus est à l'état actif, l'émetteur à plusieurs maîtres doit retourner à l'évitement de collisions décrit en

9.1.2. Autrement, l'émetteur à plusieurs maîtres doit également retourner à l'évitement de collisions décrit en 9.1.2, mais il doit redémarrer sa transmission d'origine avec une durée d'établissement réduite $t_{RECOVER}$.

NOTE 2 Avec cette méthode, le dernier émetteur qui libère le bus est le premier qui redémarre la transmission de sa trame en avant.

Tableau 25 – Cadencement de la récupération en cas de collision

	Minimum	Typique	Maximum
Durée de coupure t_{BREAK}	1,2 ms		1,4 ms
Temps de récupération $t_{RECOVER}$	4,0 ms	^a	4,6 ms
^a Il est fortement recommandé qu'un émetteur à plusieurs maîtres démarre sa transmission à un moment aléatoire dans l'intervalle entre le temps de récupération minimal et le temps de récupération maximal, puisque cela aide à éviter les collisions.			


Lors de l'utilisation des trames propriétaires, cette durée de coupure peut ne pas être suffisamment longue pour garantir une détection. Il convient de veiller à ce que la trame propriétaire soit encore valide, ou qu'une solution propriétaire soit en place pour ces trames.

La Figure 16 montre un exemple du mécanisme de récupération en cas de collision:

L'émetteur à plusieurs maîtres 1 détecte une collision au point A de la trame qu'il entend transmettre et force immédiatement le bus à l'état actif pendant la durée de coupure t_{BREAK} . L'émetteur à plusieurs maîtres 2 détecte à présent une collision au point B de la trame qu'il entend transmettre. Il force également le bus à l'état actif pendant la durée de coupure t_{BREAK} .

A la fin de la durée de coupure t_{BREAK} de l'émetteur à plusieurs maîtres 1, le bus est toujours à l'état actif (point C). Par conséquent, l'émetteur à plusieurs maîtres 1 entre dans l'évitement de collisions avec la durée d'établissement normale en fonction de la priorité de la trame en avant à transmettre. La durée d'établissement de l'émetteur à plusieurs maîtres 1 commence lorsque le bus retourne à l'état de repos.

A la fin de la durée de coupure de l'émetteur à plusieurs maîtres 2, le bus revient à l'état de repos (point D). Par conséquent, l'émetteur à plusieurs maîtres 2 entre dans l'évitement de collisions avec la durée d'établissement réduite $t_{RECOVER}$. En conséquence, l'émetteur 2 redémarre sa transmission pendant que l'émetteur 1 est toujours en attente de la fin de sa durée d'établissement.



IEC

Légende

Anglais	Français
Multi-master transmitter 1	Émetteur à plusieurs maîtres 1
Multi-master transmitter 2	Émetteur à plusieurs maîtres 2
Bus	Bus
Settling time of multi-master transmitter 1	Durée d'établissement de l'émetteur à plusieurs maîtres 1

Figure 16 – Exemple de récupération en cas de collision

NOTE 3 Les traces de l'émetteur à plusieurs maîtres 1 et de l'émetteur à plusieurs maîtres 2 sont présentées uniquement à des fins d'explication et ne peuvent pas être mesurées dans un système réel, où seul le signal étiqueté Bus intervient.

9.2 Transactions

Ce paragraphe doit s'appliquer uniquement aux émetteurs à plusieurs maîtres.

Les transactions ont pour objet de veiller à ce qu'une séquence de commandes envoyée par un dispositif de commande ne puisse pas être interrompue par un autre dispositif de commande.

La première trame de la transaction doit être envoyée avec la priorité 2, 3, 4 ou 5. Toutes les trames en avant restantes de la transaction doivent être envoyées avec la priorité 1. La priorité de la première trame d'une transaction doit dépendre de l'objectif premier de la transaction. Voir l'IEC 62386-103 pour plus de détails sur les priorités.

NOTE Par définition une transaction peut être constituée d'une seule trame en avant.

Sauf lors de la mise en service, il convient qu'une seule transaction ne dépasse pas une durée totale de 400 ms afin qu'au moins deux dispositifs de commande puissent avoir accès au bus dans un délai raisonnable. Il convient que la durée totale des transactions successivement transmises à partir d'un dispositif de commande unique ne dépasse pas 400 ms sans que la durée d'établissement d'au moins un émetteur à plusieurs maîtres ne dépasse la durée d'établissement maximale en ce qui concerne la priorité 5.

9.3 Trames en avant double envoi et commandes double envoi

Il est nécessaire que certaines des commandes définies dans ~~la Partie 102, la Partie 103, les Parties 2xx et les Parties 3xx de l'IEC 62386~~ l'IEC 62386-102, l'IEC 62386-103, la série

IEC 62386-2xx et la série IEC 62386-3xx soient ~~reçues~~ acceptées deux fois dans ~~l'intervalle d'une période de temps définie~~ un intervalle de temps défini avant d'être exécutées. Les dispositifs de commande doivent utiliser des trames en avant double envoi pour la transmission de ces commandes.

Un émetteur doit transmettre deux trames en avant identiques qui constituent une trame en avant double envoi:

- avec une durée d'établissement telle qu'indiquée dans le Tableau 17; voir note c dans le tableau, et
- sans aucune autre trame en avant intermédiaire.

Un émetteur à plusieurs maîtres doit transmettre deux trames en avant identiques qui forment en tant que transaction une trame en avant double envoi.

Un récepteur doit accepter deux trames en avant consécutives comme trame en avant double envoi, si toutes les conditions suivantes sont telles que:

- la durée d'établissement entre les deux trames en avant identiques est inférieure ou égale à la durée d'établissement maximale du récepteur indiquée dans le Tableau 20;
- aucun état actif ne survient entre les deux trames en avant;
- les deux trames en avant sont identiques.

Si l'une quelconque des conditions ci-dessus n'est pas remplie, le récepteur doit interpréter toutes les trames comme des trames en avant séparées. Par conséquent, la dernière trame en avant reçue dans ce contexte peut être interprétée comme la première trame en avant d'une nouvelle paire de trames en avant double envoi.

9.4 Itération des commandes

Certaines des commandes définies dans les Parties 102, 103, 2xx et 3xx de la présente série déclenchent et étendent des fonctions appropriées lorsqu'elles sont périodiquement répétées.

En plus des exigences mentionnées en 8.1 et 8.3 de la présente norme, un émetteur doit transmettre les commandes d'une itération de commandes suivant les exigences indiquées dans le Tableau 26.

NOTE Il peut y avoir d'autres trames envoyées entre les trames d'une itération de commandes.

Tableau 26 – Cadencement de l'itération des commandes de l'émetteur

	Minimum	Typique	Maximum	Description
Intervalle d'itération de commandes de l'émetteur			175 ms	Mesuré entre le dernier front montant d'une trame et le dernier front montant de la prochaine trame suivante d'une itération de commandes.

Un récepteur doit déclencher la fonction appropriée lorsque la trame de la première commande d'une itération de commandes est ~~reçue~~ acceptée.

Un récepteur doit étendre la fonction concernée après chaque ~~réception~~ acceptation de la commande si la trame est reçue avant la temporisation maximale d'itération des commandes du récepteur donnée dans le Tableau 27, même si d'autres trames sont reçues dans l'itération de commandes.

Tableau 27 – Cadencement de l'itération des commandes du récepteur

	Minimum	Typique	Maximum	Description
Temporisation d'itération des commandes du récepteur ^a	12,6 ms		180 ms	Accepté comme commande d'une itération de commandes.
	> 180 ms		< 220 ms	Zone grisée
	220 ms			Rejeté comme commande d'une itération de commandes.
^a Mesuré entre le moment où une trame de l'itération des commandes a été reçue et le moment où la prochaine trame suivante a été reçue; voir 8.2.1.				

9.5 Utilisation d'une interface partagée

9.5.1 Généralités

Ce paragraphe ne s'applique qu'aux produits pour lesquels au moins deux unités logiques ou instance partagent la même interface physique.

9.5.2 Trames en arrière

L'émetteur doit transmettre une trame en arrière valide si le contenu de la trame en arrière de toutes les unités logiques est identique. La réponse NO (NON) à une requête ne doit pas être considérée comme une trame en arrière avec contenu.

Si le contenu n'est pas identique, l'émetteur doit transmettre une trame en arrière erronée, qui contient un état actif d'au moins 1 300 µs et d'au plus 2 000 µs.

NOTE Il s'agit de simuler des trames en arrière chevauchantes.

9.5.3 Trames en avant

L'émetteur doit transmettre les trames en avant générées dans l'unité de bus de manière séquentielle en tenant compte des priorités.

NOTE Il s'agit de s'assurer qu'une unité de bus ne provoque pas des collisions générées en interne.

9.6 Utilisation de plusieurs alimentations électriques du bus

La somme du courant d'alimentation maximal de l'ensemble des unités d'alimentation électrique du bus connectées au bus ne doit pas dépasser 250 mA.

Les alimentations électriques du bus ne doivent pas être connectées au bus avec une polarité inversée, cependant toutes les alimentations électriques doivent être protégées pour de tels cas.

NOTE 1 En particulier, il est nécessaire de prendre en compte la dissipation de puissance dans ce cas de câblage défectueux, puisque la tension peut être de – 22,5 V dans le cas le plus défavorable. Une diode Zener peut être utilisée.

NOTE 2 Lorsque plusieurs alimentations électriques sont utilisées, le système peut ne pas avoir assez de puissance pour continuer à fonctionner normalement en cas de défaillance de l'une des alimentations électriques.

NOTE 3 Voir également l'Article A.5.

9.7 Exécution des commandes

Une commande, après avoir été reçue comme décrit en 8.2, doit alors être exécutée au cours de la durée d'établissement entre la trame dans laquelle elle a été reçue et la trame suivante possible sur le bus, sauf indication contraire explicite dans la description de la commande.

NOTE 1 La trame suivante sur le bus peut être une nouvelle commande ou la réponse à la commande reçue.

NOTE 2 Cette exigence de cadencement fait référence à la variation des et à la réaction aux signaux internes d'une unité de bus. Le temps de retard entre les signaux externes et les signaux internes d'une unité de bus ne relève pas du domaine d'application de la présente norme, mais peut constituer une question de performance d'un système.

Il convient que la fréquence de rafraîchissement des variables internes (par exemple, un statut) soit telle qu'une nouvelle valeur correcte peut être observée immédiatement après une commande qui modifie cette valeur (par exemple, une commande de configuration), sauf indication contraire explicite dans la description de la commande.

L'exécution d'une commande peut impliquer le déclenchement d'un processus qui lui-même prend plus de temps que la durée d'établissement entre trames.

NOTE 3 L'exécution d'une modification de l'intensité lumineuse ("running fade") constitue un exemple pour un tel processus.

10 Déclaration de variables

La présente norme ne définit aucune variable pour l'appareillage de commande ou les dispositifs de commande.

11 Définition des commandes

La présente norme ne définit aucune commande pour l'appareillage de commande ou les dispositifs de commande.

12 Procédures d'essai

Vide

~~12.1 Notes générales relatives à l'essai~~

~~12.1.1 Abréviations~~

~~Les abréviations suivantes sont utilisées dans le cadre des essais:~~

- ~~• DUT dispositif en essai³: appareillage de commande, dispositif de commande ou alimentation électrique du bus~~

~~TEq équipement d'essai⁴: par exemple, appareil de mesure de tension.~~

~~12.1.2 Température ambiante~~

~~Les essais doivent être effectués à une température ambiante de $T_A = 25\text{ °C} \pm 5\text{ °C}$, sauf indication contraire. L'humidité relative doit être de l'ordre de 0 % à 90 % sans condensation.~~

~~Il est recommandé de répéter les essais à la valeur maximale et minimale de la plage de température assignée.~~

~~12.1.3 Tension et fréquence de l'alimentation électrique externe~~

~~Sauf spécification contraire, un DUT à alimentation externe doit être soumis à essai avec la tension et la fréquence assignées indiquées dans le manuel / la documentation.~~

³DUT = device under test en anglais.

⁴TEq = test equipment en anglais.

~~Lorsqu'un DUT à alimentation externe est marqué pour être utilisé sur une plage de tensions/fréquences d'alimentation ou a plusieurs tensions/fréquences d'alimentation assignées distinctes, toute tension/fréquence pour laquelle le DUT est prévu peut être choisie pour les essais.~~

~~Il est recommandé de répéter les essais à la valeur maximale et minimale de la plage de tension et de fréquence assignées.~~

12.1.4 — Exigences de mesure

~~Les exigences de mesure suivantes s'appliquent, sauf indication contraire pour les essais.~~

- ~~• Les tensions en courant continu doivent être mesurées à l'aide d'un appareil de mesure avec une résistance d'entrée de plus de 1 M Ω et une erreur totale inférieure à 1,0 %.~~
- ~~• Les courants doivent être mesurés avec une erreur totale de moins de 2,5 % de la valeur cible.~~
- ~~• Les cadencements de bits doivent être mesurés avec une résolution de 1 μ s et une erreur totale de moins de 0,25 %.~~
- ~~• Tous les autres temps doivent être mesurés avec une erreur totale de moins de 1,0 % ou une résolution absolue de 1 μ s.~~

~~NOTE Les tolérances spécifiées sont suffisamment étroites pour que les limites des procédures d'essai restent identiques aux limites spécifiées dans la partie spécification de la présente norme. Par conséquent, les limites établies dans le cadre des procédures d'essai ne sont modifiées par aucune tolérance.~~

12.1.5 — Générateurs de signal d'essai et sources de tension du bus

~~Le courant de sortie de tous les générateurs de signal d'essai et de toutes les sources de tension du bus connectés aux bornes du bus du DUT doit être limité à la valeur maximale de courant du système de 250 mA.~~

~~Afin de vérifier par essai qu'une alimentation électrique ne peut pas fournir plus de 250 mA, l'équipement d'essai doit être capable d'écouler plus de 250 mA.~~

12.1.6 — Écart par rapport à la documentation

~~Les résultats de mesure des paramètres qui sont à consigner dans la documentation et/ou sur l'étiquette, doivent être comparés avec les valeurs indiquées dans la documentation et/ou sur l'étiquette.~~

12.1.7 — Montage d'essai

~~Le câblage du bus entre le DUT et le TEq doit être séparé du câblage d'alimentation et de sortie. La longueur du câblage doit être de l'ordre de 0,5 m à 2,0 m.~~

~~Pour tous les essais, on doit supposer que la communication entre le DUT et le TEq fonctionne correctement, c'est-à-dire qu'il n'y a pas d'erreurs de communication dues à des distorsions sur le bus pendant le déroulement de l'essai.~~

12.1.8 — Notation

12.1.8.1 — Pseudo-code

~~Les séquences d'essai sont notées sous la forme d'un pseudo-code. Le codage couleur, les caractères en gras et en italique sont utilisés pour mettre en évidence les mots clés, les variables, les commentaires et les chaînes.~~

~~12.1.8.2 Appel de fonctions~~

~~L'appel d'une fonction est noté comme~~

~~(returnValue1;...;returnValueN) = **Function** (text; inputValue1; ...; inputValueM)~~

~~où~~

- ~~• text est un texte facultatif affiché à des fins d'explication;~~
- ~~• returnValue représente une valeur retour nulle ou plusieurs valeurs retour de la fonction;~~
- ~~• inputValue représente une ou plusieurs valeurs d'entrée de la fonction;~~
- ~~• **Function** est le nom de la fonction.~~

~~NOTE 1 — returnValue peut être utilisée aux phases d'essai qui suivent l'appel de la fonction.~~

~~Le Tableau 28 présente les mots clés définis pour les appels de fonctions.~~

~~**Tableau 28 — Mots clés des appels de fonctions**~~

Met clé	Description
Apply (appliquer)	Une tension ou un courant est à appliquer au DUT
Calculate (calculer)	Un calcul est à effectuer
Change (modifier)	Une modification est à réaliser, par exemple dans le montage d'essai
Check (vérifier)	Un état, résultat ou une condition est à vérifier
Connect (connecter)	Quelque chose est à connecter
Disconnect (déconnecter)	Quelque chose est à déconnecter
Measure (mesurer)	Un mesurage est à effectuer
Start (démarrer)	Une procédure est à démarrer
Stop (arrêter)	Une procédure est à arrêter
Switch_off (mettre hors tension)	Quelque chose est à mettre hors tension
Switch_on (mettre sous tension)	Quelque chose est à mettre sous tension
Remove (retirer)	Quelque chose est à retirer du DUT

~~NOTE 2 — Selon le degré d'automatisation du montage d'essai, les fonctions indiquées dans le Tableau 28 peuvent conduire à une action manuelle de l'utilisateur ou à une phase d'essai exécutée de façon automatique.~~

~~12.1.8.3 Temps de retard~~

~~Une période d'attente définie dans un essai est notée comme~~

~~**wait time**~~

~~où time (période) spécifie la période de temps par laquelle la phase d'essai suivante est retardée.~~

~~12.1.8.4 Mesurages du temps~~

~~Le démarrage d'un mesurage du temps est noté comme~~

~~**start_timer**(timer_name)~~

~~où timer_name spécifie le nom du temporisateur.~~

~~L'obtention du temps depuis le démarrage d'un temporisateur est notée comme~~

get_timer (*timer_name*)

où *timer_name* spécifie le nom du temporisateur.

12.1.8.5 — Mot clé du flux — break

L'instruction

break

est utilisée pour laisser des boucles à n'importe quel moment où cela est nécessaire.

12.1.8.6 — Mot clé du flux — for

Une boucle basée sur un énoncé "for" est notée comme

```
For (i = startValue; condition; increment)  
... // instruction(s) dans la boucle  
endfor  
... // instruction suivante hors de la boucle.  
...
```

où *i* est la variable de comptage, *startValue* spécifie la valeur initiale de la variable de comptage, *condition* spécifie la condition pour mettre fin à la boucle et *increment* spécifie la valeur par laquelle la variable de comptage est incrémentée à la fin de chaque exécution à travers la boucle.

12.1.8.7 — Mot clé du flux — for each

Une boucle basée sur un énoncé "for each" est notée comme

```
for each (expression)  
... // instruction(s) dans la boucle  
endfor  
... // instruction suivante hors de la boucle.  
...
```

où *expression* est une liste d'éléments. La boucle est exécutée une fois pour chacun des éléments de la liste.

12.1.8.8 — Mots clés du flux — if, else if et else

Un branchement conditionnel est noté comme

```
if (condition)  
...  
else if (condition2)  
...  
else if (condition3)  
...  
else  
...  
endif  
...
```

où les instructions suivant le "if" ou "else if" seront exécutées lorsque la condition correspondante est vraie (true) et les instructions suivant le "else" seront exécutées lorsque toutes les conditions sont fausses (false).

L'énoncé "else if" est facultatif et peut être utilisé plus d'une fois.

~~L'énoncé "else" est facultatif.~~

~~12.1.8.9 Mot clé du flux — return~~

~~L'instruction~~

~~**return**~~

~~est utilisée pour sortir d'une sous-routine ou d'une fonction et pour retourner à la prochaine instruction qui suit l'appel de sous-routine ou de fonction.~~

~~12.1.8.10 Mot clé du flux — switch~~

~~Un énoncé "switch" est noté comme~~

~~**Switch** (*testVariable*)~~

```
— case 0:
... // instruction(s) pour cas 0
— break
— case 1:
... // instruction(s) pour cas 1
— break
— ...
— case n:
... // instruction(s) pour cas n
— break
— default:
... // instruction(s) pour aucun des cas
— break
endswitch
...
```

~~où *testVariable* est une valeur entière. Les instructions dans le chemin par défaut sont exécutées lorsque *testVariable* ne se trouve pas dans la plage de 0 à n.~~

~~12.1.8.11 Mot clé du flux — while~~

~~Une boucle basée sur un énoncé "while" est notée comme~~

```
while (condition)
... // instruction(s) dans la boucle
endwhile
... // instruction suivante hors de la boucle
...
```

~~où les instructions à l'intérieur de la boucle sont exécutées tant que la *condition* est vraie. La vérification de la *condition* est effectuée au début de la boucle.~~

~~12.1.8.12 Mots clé du flux — do et while~~

~~Une boucle basée sur un énoncé "do/while" est notée comme~~

```
do
... // instruction(s) dans la boucle
while (condition)
... // instruction suivante hors de la boucle
...
```

~~où les instructions à l'intérieur de la boucle sont exécutées au moins une fois et répétées tant que la *condition* est vraie. La vérification de la *condition* est effectuée à la fin de la boucle.~~

~~12.1.8.13~~ **Maximum de deux nombres**

Le maximum de deux nombres est noté comme:

~~value = Max~~ (a, b)

où a et b sont les nombres qu'il est nécessaire de comparer et ~~value~~ est le résultat de la comparaison.

~~12.1.8.14~~ **Minimum de deux nombres**

Le minimum de deux nombres est noté comme:

~~value = Min~~ (a, b)

où a et b sont les nombres qu'il est nécessaire de comparer et ~~value~~ est le résultat de la comparaison.

~~12.1.8.15~~ **Opérateurs**

Les opérateurs sont présentés dans le Tableau 29.

Tableau 29 — Opérateurs définis

opérateur	Description
$+, -$	addition, soustraction
$*, /$	multiplication, division
$\%$	Module
$++, --$	incrément, décrément
$<, <=$	Inférieur à, inférieur ou égal à
$==, !=$	égal à, différent de
$>, >=$	supérieur à, supérieur ou égal à
$=$	Affectation
$<< n, >> m$	n bits de décalage à gauche, m bits de décalage à droite
AND, OR, ! (ET, OU, !)	opérateur logique and (et), opérateur logique or (ou), opérateur de négation logique, complément au niveau du bit
$\&, , \Delta$	au niveau du bit et, au niveau du bit ou, au niveau du bit ou exclusif
Array [] (tableau)	déclaration d'un tableau

~~12.1.8.16~~ **Message de sortie — error (erreur)**

Une erreur est notée comme:

~~error~~ number string

où ~~number~~ (numéro) est un numéro unique d'identification de l'erreur dans la séquence d'essai et string (chaîne) contient le message proprement dit.

NOTE 1 — string peut aussi contenir des valeurs de variables.

NOTE 2 — Un système d'essai automatisé peut combiner le numéro de séquence et le numéro unique de l'erreur dans le protocole d'essai.

~~12.1.8.17 Message de sortie — halt (arrêt)~~

~~Un arrêt est noté comme:~~

~~halt number string~~

~~où **number** (numéro) est un numéro unique d'identification de l'arrêt dans la séquence d'essai et **string** (chaîne) contient le message proprement dit.~~

~~Halt doit arrêter l'exécution des séquences sélectionnées car une erreur s'est produite qui nécessite de reprendre les essais depuis le début.~~

~~NOTE 1 — string peut aussi contenir des valeurs de variables.~~

~~NOTE 2 — Un système d'essai automatisé peut combiner le numéro de séquence et le numéro unique de l'arrêt dans le protocole d'essai.~~

~~12.1.8.18 Message de sortie — report (rapport)~~

~~Un rapport est noté comme:~~

~~report number string~~

~~où **number** (numéro) est un numéro unique d'identification du rapport dans la séquence d'essai et **string** (chaîne) contient le message proprement dit.~~

~~NOTE 1 — string peut aussi contenir des valeurs de variables.~~

~~NOTE 2 — Un système d'essai automatisé peut combiner le numéro de séquence et le numéro unique du rapport dans le protocole d'essai.~~

~~12.1.8.19 Message de sortie — warning (avertissement)~~

~~Un avertissement est noté comme:~~

~~warning number string~~

~~où **number** (numéro) est un numéro unique d'identification de l'avertissement dans la séquence d'essai et **string** (chaîne) contient le message proprement dit.~~

~~NOTE 1 — string peut aussi contenir des valeurs de variables.~~

~~NOTE 2 — Un système d'essai automatisé peut combiner le numéro de séquence et le numéro unique de l'avertissement dans le protocole d'essai.~~

~~12.1.8.20 Rounding down (arrondi au chiffre inférieur)~~

~~Une valeur donnée est arrondie au nombre entier inférieur et est notée comme:~~

~~RoundDown (value)~~

~~où *value* est la valeur à arrondir.~~

~~12.1.8.21 Rounding up (arrondi au chiffre supérieur)~~

~~Une valeur donnée est arrondie au nombre entier supérieur et est notée comme:~~

~~RoundUp (value)~~

~~où *value* est la valeur à arrondir.~~

~~12.1.8.22 Actions de l'utilisateur~~

~~L'action d'un utilisateur est notée comme:~~

~~*outputValue* = **UserInput** (message, *expectedInput*)~~

~~où *expectedInput* est l'un des éléments suivants:~~

- ~~• OK: Une fenêtre d'activation avec une touche OK. Dans ce cas *outputValue* n'est pas utilisé.~~
- ~~• YesNo: Une fenêtre d'activation avec une touche Yes (oui) et une touche No (Non). Dans ce cas *outputValue* est un booléen, TRUE (vrai) si la touche Yes a été pressée et FALSE (faux) si la touche No a été pressée.~~
- ~~• Value [unités attendues]: Une valeur dans les unités attendues (s, ms, mA, V, etc.). Dans ce cas *outputValue* est une valeur dans les unités attendues.~~

~~Le mot clé est suivi d'un texte descriptif ou d'une variable, tel qu'indiqué dans l'exemple suivant:~~

~~*supplyCurrent* = **UserInput** (Entrer le courant d'alimentation indiqué dans le manuel, *value* [mA])~~

~~*lampAvailable* = **UserInput** (La lampe est-elle déconnectée?, *YesNo*)~~

~~NOTE Il est possible d'automatiser ces actions de l'utilisateur dans un système d'essai.~~

~~12.1.8.23 Résultats d'essai~~

~~Une phase d'essai peut donner lieu à un rapport, à un avertissement ou à une erreur. Chaque rapport, avertissement ou erreur est suivi d'un nombre entier unique, qui identifie la phase d'essai à l'intérieur de la séquence d'essai.~~

~~Si une erreur est rapportée, le DUT doit être déclaré non conforme aux exigences vérifiées par l'essai.~~

~~Un DUT doit être considéré conforme à l'IEC 62386 seulement s'il satisfait à tous les essais sans aucune erreur.~~

~~NOTE Les avertissements et les rapports ne sont indiqués qu'à titre d'information.~~

~~Il convient que le rapport d'essai généré par un système d'essai automatisé comporte le numéro du paragraphe de la séquence d'essai dans l'IEC 62386, suivi d'un point et du nombre entier unique de l'erreur, de l'avertissement ou du rapport.~~

~~12.2 Essais généraux de l'interface~~

~~12.2.1 Contrôle de l'étiquette et de la documentation~~

~~La disponibilité de l'étiquette et du manuel (documentation) doit être vérifiée par examen.~~

~~Description de l'essai:~~

~~*label* = **UserInput** (L'étiquette du DUT est-elle disponible?, *YesNo*)~~

~~*literature* = **UserInput** (La documentation du DUT est-elle disponible?, *YesNo*)~~

~~if (*label*)~~

~~**report 1** L'étiquette du DUT est disponible.~~

~~else~~

~~**error 1** L'étiquette du DUT n'est pas disponible.~~

~~endif~~

~~if (*literature*)~~

~~**report 2** Le manuel (documentation) du DUT est disponible.~~

~~else~~

~~**error 2** Le DUT ne dispose pas d'un manuel (documentation).~~

~~endif~~

~~12.2.2 — Contrôle du marquage de l'interface~~

La conformité du DUT aux exigences de marquage applicables de 5.2 et 6.2 doit être vérifiée par examen.

Description de l'essai:

```
labelAvailable = UserInput (L'étiquette du DUT est-elle disponible?, YesNo)
  if (labelAvailable)
    powerSupply = UserInput (existe-t-il une alimentation électrique du bus dans
    l'unité de bus?, YesNo)
    if (powerSupply)
      markings = "(da-, da+)" ou "(DA-, DA+)"
    else
      markings = "(da, da)" ou "(DA, DA)"
    endif
    markingsAvailable = UserInput (L'interface porte-t-elle des markings?, YesNo)
    if (markingsAvailable)
      report 1 L'interface de l'unité de bus est marquée correctement.
    else
      colourCoding = UserInput (L'interface de l'unité de bus est-elle
      marquée à l'aide d'un codage couleur?, YesNo)
      if (colourCoding)
        colourRepresentation = UserInput (Le codage couleur
        représente-t-il les markings portés sur l'unité de bus?, YesNo)
        if (colourRepresentation)
          report 2 L'interface est marquée à l'aide du codage
          couleur, et la représentation des couleurs est donnée
          sur l'unité de bus.
        else
          error 1 L'interface est marquée à l'aide du codage
          couleur, mais la représentation des couleurs n'est pas
          donnée sur l'unité de bus.
        endif
      else
        error 2 L'interface de l'unité de bus n'est pas marquée
        correctement.
      endif
    endif
  endif
  multipleInterfaceAvailable = UserInput (y a-t-il plus d'une interface disponible
  sur le DUT?, YesNo)
  if (multipleInterfaceAvailable)
    multipleInterfaceRepresentation = UserInput (Un marquage distinctif
    des différentes interfaces est-il disponible sur l'unité de bus?, YesNo)
    if (multipleInterfaceRepresentation)
      report 3 Les différentes interfaces sont distinctement marquées
      sur l'unité de bus.
    else
      error 3 Les différentes interfaces ne sont pas distinctement
      marquées sur l'unité de bus.
    endif
  endif
endif
endif
```

~~12.2.3 — Contrôle du marquage des unités de bus alimentées par le bus~~

La conformité du DUT aux exigences de marquage applicables de 5.6 doit être vérifiée par examen.

Description de l'essai:

```
busPoweredUnit = UserInput (Le bus du DUT est-il alimenté?, YesNo)
```

```

if (busPoweredUnit)
    labelAvailable = UserInput (L'étiquette du DUT est-elle disponible?, YesNo)
    labelMaxCurrent = No
    labelStartUp = No
    literatureAvailable = UserInput (La documentation du DUT est-elle
    disponible?, YesNo)
    literatureMaxCurrent = No
    literatureStartUp = No
    if (labelAvailable)
        labelMaxCurrent = UserInput (La consommation de courant maximale
        du DUT est-elle indiquée sur l'étiquette?, YesNo)
        labelStartUp = UserInput (Le temps de démarrage maximal du DUT
        est-il indiqué sur l'étiquette?, YesNo)
        if (labelMaxCurrent)
            labelMaxConsumption = UserInput (Entrer la consommation de
            courant maximale selon l'étiquette, value [mA])
        endif
        if (labelStartUp)
            labelStartUpTime = UserInput (Entrer le temps de démarrage
            maximal selon l'étiquette, value [ms])
        endif
    endif
    if (literatureAvailable)
        literatureMaxCurrent = UserInput (La consommation de courant
        maximale du DUT figure-t-elle dans la documentation?, YesNo)
        literatureStartUp = UserInput (Le temps de démarrage maximal du
        DUT figure-t-il dans la documentation?, YesNo)
        if (literatureMaxCurrent)
            literatureMaxConsumption = UserInput (Entrer la
            consommation de courant maximale selon la documentation,
            value [mA])
        endif
        if (literatureStartUp)
            literatureStartUpTime = UserInput (Entrer le temps de
            démarrage maximal selon la documentation, value [ms])
        endif
    endif
    if (labelMaxCurrent AND literatureMaxCurrent)
        if (labelMaxConsumption == literatureMaxConsumption)
            report 1 La consommation de courant maximale est
            labelMaxConsumption mA et est indiquée sur l'étiquette et dans
            la documentation.
        else
            error 1 La consommation de courant maximale portée sur
            l'étiquette (labelMaxConsumption mA) diffère de celle indiquée
            dans la documentation (literatureMaxConsumption mA).
        endif
    else
        if (labelMaxCurrent)
            report 2 La consommation de courant maximale est
            labelMaxConsumption mA et est indiquée sur l'étiquette.
        else
            warning 1 La consommation de courant maximale n'est pas
            indiquée sur l'étiquette.
        endif
        if (literatureMaxCurrent)
            report 3 La consommation de courant maximale est
            literatureMaxConsumption mA et est indiquée dans la
            documentation.
        else
            error 2 La consommation de courant maximale n'est pas
            indiquée dans la documentation.
        endif
    endif

```

```

        endif
    endif
    if (labelStartUp AND literatureStartUp)
        if (labelStartUpTime == literatureStartUpTime)
            report 4 Le temps de démarrage maximal est labelStartUpTime ms et est indiqué sur l'étiquette et dans la documentation.

        else
            error 3 Le temps de démarrage maximal porté sur l'étiquette (labelStartUpTime ms) diffère de celui indiqué dans la documentation (literatureStartUpTime ms).

        endif
    else
        if (labelStartUp)
            report 5 Le temps de démarrage maximal est labelStartUpTime ms et est indiqué sur l'étiquette.

        else
            warning 2 Le temps de démarrage maximal n'est pas indiqué sur l'étiquette.

        endif
        if (literatureStartUp)
            report 6 Le temps de démarrage maximal est literatureStartUpTime ms et est indiqué dans la documentation.

        else
            error 4 Le temps de démarrage maximal n'est pas indiqué dans la documentation.

        endif
    endif
endif
else
    report 7 Le DUT n'est pas alimenté par le bus.
endif

```

~~12.2.4 Contrôle du marquage de l'alimentation électrique du bus~~

La conformité du DUT aux exigences de marquage applicables de 6.2, 6.5 et 6.6.2 doit être vérifiée par examen.

~~Description de l'essai:~~

```

busPowerSupplyAvailable = UserInput (Existe-t-il une alimentation électrique du bus dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    onlyOnePowerSupply = UserInput (L'alimentation électrique est-elle conçue pour être la seule dans le système?, YesNo)
    labelAvailable = UserInput (L'étiquette du DUT est-elle disponible?, YesNo)
    literatureAvailable = UserInput (La documentation du DUT est-elle disponible?, YesNo)
    if (labelAvailable)
        markingsAvailable = UserInput (Les bornes de l'alimentation électrique du bus portent-elles les marquages "DA+" et "DA-" ou "da+" et "da-"?, YesNo)
        if (markingsAvailable)
            report 1 Les bornes de l'alimentation électrique du bus sont marquées correctement avec "DA+" et "DA-" ou "da+" et "da-" sur le DUT.

        else
            colourCodingAvailable = UserInput (Le codage couleur est-il utilisé pour marquer les bornes du DUT?, YesNo)
            if (colourCodingAvailable)
                colourRepresentation = UserInput (Le codage couleur représente-t-il "+" et "-" sur le DUT?, YesNo)
                if (colourRepresentation)

```

```

        report 2 Les bornes de l'alimentation électrique
        du bus sont marquées correctement à l'aide du
        codage couleur.

    else
        error 1 Les bornes de l'alimentation électrique
        du bus sont marquées à l'aide du codage
        couleur, mais la représentation du codage
        couleur n'est pas donnée sur le DUT.

    endif

else
    error 2 Les bornes de l'alimentation électrique du bus
    ne sont pas marquées correctement sur le DUT

endif

endif
labelMaxSupply = UserInput (Le courant d'alimentation maximal est-il
indiqué sur l'étiquette?, YesNo)
labelGuaranteedSupply = UserInput (Le courant d'alimentation garanti
est-il indiqué sur l'étiquette?, YesNo)
if (labelMaxSupply)
    labelMaxSupplyCurrent = UserInput (Entrer le courant
d'alimentation maximal indiqué sur l'étiquette, value [mA])
    if (labelMaxSupplyCurrent > 250 mA)
        error 3 Le courant d'alimentation maximal indiqué sur
        l'étiquette est supérieur au courant d'alimentation
        maximal spécifié de 250 mA.

    endif
    if (onlyOnePowerSupply AND labelMaxSupplyCurrent !=
250 mA)
        error 4 Le courant d'alimentation maximal indiqué sur
        l'étiquette d'une alimentation électrique conçue pour
        être la seule dans le système ne correspond pas à
        250 mA.

    endif
endif
if (labelGuaranteedSupply)
    labelGuaranteedSupplyCurrent = UserInput (Entrer le courant
d'alimentation garanti maximal indiqué sur l'étiquette, value
[mA])
    if (labelGuaranteedSupplyCurrent > labelMaxSupplyCurrent)
        error 5 Le courant d'alimentation garanti indiqué sur
        l'étiquette est supérieur au courant d'alimentation
        maximal fourni indiqué sur l'étiquette.

    endif
    if (labelGuaranteedSupplyCurrent < 8 mA)
        error 6 Le courant d'alimentation garanti indiqué sur
        l'étiquette est inférieur au courant d'alimentation minimal
        spécifié de 8 mA.

    endif
endif
endif
if (literatureAvailable)
    literatureMaxSupply = UserInput (Le courant d'alimentation maximal
est-il indiqué dans la documentation?, YesNo)
    literatureGuaranteedSupply = UserInput (Le courant d'alimentation
garanti est-il indiqué dans la documentation?, YesNo)
    literatureShutDown = UserInput (Un mécanisme d'arrêt est-il décrit
dans la documentation?, YesNo)
    if (literatureMaxSupply)
        literatureMaxSupplyCurrent = UserInput (Entrer le courant
d'alimentation maximal indiqué dans la documentation, value
[mA])
    
```

```

    if (literatureMaxSupplyCurrent > 250 mA)
        error 7 Le courant d'alimentation maximal indiqué dans
        la documentation est supérieur au courant
        d'alimentation maximal spécifié de 250 mA.
    endif
    if (onlyOnePowerSupply AND literatureMaxSupplyCurrent !=
    250 mA)
        error 8 Le courant d'alimentation maximal indiqué dans
        la documentation d'une alimentation électrique conçue
        pour être la seule dans le système ne correspond pas à
        250 mA.
    endif
endif
if (literatureGuaranteedSupply)
    literatureGuaranteedSupplyCurrent = UserInput (Entrer le
    courant d'alimentation garanti maximal indiqué dans la
    documentation, value [mA])
    if (literatureGuaranteedSupplyCurrent >
    literatureMaxSupplyCurrent)
        error 9 Le courant d'alimentation garanti indiqué dans la
        documentation est supérieur au courant d'alimentation
        maximal fourni indiqué dans la documentation.
    endif
    if (literatureGuaranteedSupplyCurrent < 8 mA)
        error 10 Le courant d'alimentation garanti indiqué dans
        la documentation est inférieur au courant d'alimentation
        minimal spécifié de 8 mA.
    endif
endif
if (literatureShutDown)
    labelShutDown = UserInput (Le mécanisme d'arrêt est-il
    marqué sur l'étiquette?, YesNo)
endif
endif
if (labelMaxSupply AND literatureMaxSupply)
    if (labelMaxSupplyCurrent == literatureMaxSupplyCurrent)
        report 3 Le courant d'alimentation maximal est
        labelMaxSupplyCurrent mA et est porté sur l'étiquette et indiqué
        dans la documentation.
    else
        error 11 Le courant d'alimentation maximal porté sur l'étiquette
        (labelMaxSupplyCurrent mA) diffère de celui indiqué dans la
        documentation (literatureMaxSupplyCurrent mA).
    endif
else
    if (labelMaxSupply)
        report 4 Le courant d'alimentation maximal est
        labelMaxSupplyCurrent mA et est indiqué sur l'étiquette.
    else
        warning 1 Le courant d'alimentation maximal n'est pas indiqué
        sur l'étiquette.
    endif
    if (literatureMaxSupply)
        report 5 Le courant d'alimentation maximal est
        literatureMaxSupplyCurrent mA et est indiqué dans la
        documentation.
    else
        error 12 Le courant d'alimentation maximal n'est pas indiqué
        dans la documentation.
    endif
endif
endif
```

```

if (labelGuaranteedSupply AND literatureGuaranteedSupply)
    if (labelGuaranteedSupplyCurrent ==
        literatureGuaranteedSupplyCurrent)
        report 6 Le courant d'alimentation garanti est
        labelGuaranteedSupplyCurrent mA et est porté sur l'étiquette et
        indiqué dans la documentation.

    else
        error 13 Le courant d'alimentation garanti porté sur l'étiquette
        (labelGuaranteedSupplyCurrent mA) diffère de celui indiqué
        dans la documentation (literatureGuaranteedSupplyCurrent
        mA).
    endif
else
    if (labelGuaranteedSupply)
        report 7 Le courant d'alimentation garanti est
        labelGuaranteedSupplyCurrent mA et est indiqué sur l'étiquette.
    else
        warning 2 Le courant d'alimentation garanti n'est pas indiqué
        sur l'étiquette.
    endif
    if (literatureGuaranteedSupply)
        report 8 Le courant d'alimentation garanti est
        literatureGuaranteedSupplyCurrent mA et est indiqué dans la
        documentation.
    else
        error 14 Le courant d'alimentation garanti n'est pas indiqué
        dans la documentation.
    endif
endif
if (literatureShutDown)
    report 9 La documentation indique que le DUT dispose d'un
    mécanisme d'arrêt.
    if (labelShutDown)
        report 10 Le mécanisme d'arrêt est marqué sur l'étiquette.
    else
        warning 3 Le mécanisme d'arrêt n'est pas marqué sur
        l'étiquette.
    endif
endif
else
    report 11 Aucune alimentation électrique du bus dans le DUT.
endif


```

12.2.5 — Essai d'isolation

La conformité du DUT aux exigences de 4.9 doit être vérifiée par les essais correspondants spécifiés dans l'IEC 61347.

L'essai simplifié suivant, basé sur le mesurage de la résistance, peut être utilisé comme un contrôle initial, mais ne peut remplacer l'essai pertinent de sécurité de l'IEC 61347.

Description de l'essai:

```

Disconnect (complètement le DUT de l'alimentation électrique, du bus et de la
charge)
numberOfOtherTerminals = UserInput (Entrer le nombre de bornes autres que les
bornes de l'interface, value)
numberOfInterfaceTerminals = UserInput (Entrer le nombre de bornes de l'interface,
value)
for (n = 1; n <= numberOfOtherTerminals; n++)
    for (m = 1; m <= numberOfInterfaceTerminals; m++)

```



```
resistance = Measure (Résistance entre autre borne n et borne de  
l'interface m en  $M\Omega$ )  
if (resistance > 2  $M\Omega$ )  
    report 1 La résistance entre autre borne n et borne de  
l'interface m est resistance  $M\Omega$ .  
else  
    error 1 La résistance entre autre borne n et borne de l'interface  
m est trop petite. Réelle: resistance  $M\Omega$ . Attendue: > 2  $M\Omega$ .  
endif  
endfor  
endfor
```

12.2.6 — Contrôle du condensateur

La conformité du DUT à 5.3 et 6.3 doit être vérifiée par examen du schéma de circuit ou du circuit lui-même.

Description de l'essai:

```
polarity = UserInput (La polarité de l'interface est-elle insensible?, YesNo)  
if (polarity)  
    capacitor = UserInput (Basé sur le circuit électrique ou le schéma électrique:  
    Les condensateurs sont-ils connectés à la terre uniquement au pôle négatif du  
    redresseur OU n'y a-t-il aucun condensateur à la terre?, YesNo)  
    if (capacitor)  
        report 1 Le contrôle du condensateur a réussi.  
    else  
        error 1 Le contrôle du condensateur a échoué.  
    endif  
else  
    capacitor = UserInput (Basé sur le circuit électrique ou le schéma électrique:  
    Les condensateurs sont-ils connectés à la terre uniquement au pôle négatif de  
    l'interface OU n'y a-t-il aucun condensateur à la terre?, YesNo)  
    if (capacitor)  
        report 2 Le contrôle du condensateur a réussi.  
    else  
        error 2 Le contrôle du condensateur a échoué.  
    endif  
endif
```

12.3 — Essais de l'alimentation électrique du bus

12.3.1 — Essai des caractéristiques assignées de tension

La tension en circuit ouvert de l'alimentation électrique du bus doit être mesurée.

Description de l'essai:

```
busPowerSupplyAvailable = UserInput (Existe-t-il une alimentation électrique du bus  
dans le DUT?, YesNo)  
if (busPowerSupplyAvailable)  
    Switch_on (alimentation externe)  
    wait 5,5 s  
    openCircuitVoltage = Measure (La tension en circuit ouvert de l'alimentation  
    électrique du bus en V)  
    if (openCircuitVoltage > 12 V AND openCircuitVoltage < 20,5 V)  
        report 1 La tension en circuit ouvert est openCircuitVoltage V.  
    else  
        error 1 La tension en circuit ouvert est hors de la plage de tensions  
        spécifiée. Réelle: openCircuitVoltage V. Attendue: 12,0 V à 20,5 V.  
    endif
```

```

        Switch_off (alimentation externe)
    else
        report 2 Aucune alimentation électrique du bus dans le DUT.
    endif

```

~~Si l'alimentation électrique du bus partage son interface avec une unité de bus, il peut ne pas être possible de mesurer la tension en circuit ouvert. Dans ce cas, la tension de sortie pendant l'état de repos doit être mesurée en lieu et place, ce qui peut nécessiter l'utilisation d'un oscilloscope.~~

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

12.3.2 Essai du temps de montée de la tension

~~La tension de sortie doit être mesurée après un court-circuit. Le temps de montée de la tension doit être analysé.~~

Description de l'essai:

```

busPowerSupplyAvailable = UserInput (Existe-t-il une alimentation électrique du bus
dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    Switch_on (alimentation externe)
    do
        openCircuitVoltage = Measure (Tension en circuit ouvert en V)
        while (openCircuitVoltage < 12 V)
            Apply (court-circuit)
            wait 100 ms
            Remove (court-circuit)
            start_timer (time1)
            riseTime = 0 s
        do
            openCircuitVoltage = Measure (Tension en circuit ouvert en V)
            while (openCircuitVoltage < 12 V)
                riseTime = get_timer (time1)
                if (riseTime <= 10 µs)
                    report 1 Le temps de montée de la tension mesuré est riseTime µs.
                else
                    error 1 Le temps de montée de la tension mesuré est supérieur au
                    temps de montée de la tension maximal. Réel: riseTime µs. Attendu:
                    ≤ 10 µs.
                endif
            Switch_off (alimentation externe)
        else
            report 2 Aucune alimentation électrique du bus dans le DUT.
        endif
    endif


```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

12.3.3 Essai des caractéristiques assignées du courant

~~Le courant de sortie doit être mesuré à différentes tensions de sortie pour vérifier les valeurs du courant d'alimentation maximal et du courant d'alimentation garanti données dans le Tableau 13.~~

~~Pour cet essai, le signal d'essai présenté à la Figure 17 doit être appliqué et le courant doit être enregistré. Le courant enregistré doit être analysé au cours de la phase 1 et de la phase 2.~~



Légende

Anglais	Français
Voltage	Tension
Time	Temps
Phase	Phase
Slope	Pente

Figure 17 — Signal d'essai des caractéristiques assignées du courant

Description de l'essai:

~~busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus dans le DUT?, Yes/No)~~

~~if (busPowerSupplyAvailable)~~

~~maxSupplyCurrentManual = UserInput (Entrer le courant d'alimentation maximal porté sur l'étiquette ou indiqué dans la documentation, value [mA])~~

~~guaranteedSupplyCurrentManual = UserInput (Entrer le courant d'alimentation garanti porté sur l'étiquette ou indiqué dans la documentation, value [mA])~~

~~Switch_on (alimentation externe)~~

~~wait 5,5 s~~

~~Apply (signal d'essai de la phase 1, voir Figure 16)~~

~~maxSupplyCurrent = Measure (Courant d'alimentation maximal au cours de la phase 1 en mA)~~

~~Apply (signal d'essai de la phase 2, voir Figure 16)~~

~~measuredSupplyCurrent = Measure (Courant d'alimentation au cours de la phase 2 en mA)~~

~~if (maxSupplyCurrentManual > 250 mA)~~

~~error 1 Le courant d'alimentation maximal documenté est supérieur au courant maximal spécifié. Réel: maxSupplyCurrentManual mA. Attendu: ≤ 250 mA.~~

~~endif~~

~~if (guaranteedSupplyCurrentManual > 250 mA)~~

~~error 2 Le courant d'alimentation garanti documenté est supérieur au courant maximal spécifié. Réel: guaranteedSupplyCurrentManual mA. Attendu: ≤ 250 mA.~~

~~endif~~

~~if (guaranteedSupplyCurrentManual > maxSupplyCurrentManual)~~

~~error 3 Le courant d'alimentation garanti documenté est supérieur au courant maximal documenté. Réel: guaranteedSupplyCurrentManual mA. Attendu: ≤ maxSupplyCurrentManual~~

```


endif
if (maxSupplyCurrent <= 250 mA)
    if (maxSupplyCurrent > maxSupplyCurrentManual)
        error 4 Le courant d'alimentation maximal mesuré au cours de la phase 1 est
        supérieur au courant maximal documenté. Réel: maxSupplyCurrent mA.
        Attendu: ≤ maxSupplyCurrentManual
    else
        report 1 Le courant d'alimentation mesuré au cours de la phase 1 est
        maxSupplyCurrent mA. La valeur maximale documentée est
        maxSupplyCurrentManual mA.
    endif
else
    error 5 Le courant d'alimentation maximal mesuré au cours de la phase 1 est
    supérieur au courant maximal spécifié. Réel: maxSupplyCurrent mA. Attendu: ≤
    250 mA.
endif
if (measuredSupplyCurrent > 8 mA)
    if (measuredSupplyCurrent >= guaranteedSupplyCurrentManual)
        report 2 Le courant d'alimentation mesuré measuredSupplyCurrent mA
        correspond à la valeur garantie documentée guaranteedSupplyCurrentManual
        mA.
    else
        error 6 Le courant d'alimentation mesuré est inférieur à la valeur garantie
        documentée. Réel: measuredSupplyCurrent mA. Attendu: ≥
        guaranteedSupplyCurrentManual mA.
    endif
else
    error 7 Le courant d'alimentation mesuré est inférieur au courant minimal spécifié.
    Réel: measuredSupplyCurrent mA. Attendu: ≥ 8 mA.
endif
if (measuredSupplyCurrent <= maxSupplyCurrent)
    report 3 Le courant d'alimentation mesuré est inférieur ou égal au courant
    d'alimentation maximal mesuré.
else
    error 8 Le courant d'alimentation mesuré est supérieur au courant d'alimentation
    maximal mesuré. Réel: measuredSupplyCurrent mA. Attendu: ≤ maxSupplyCurrent
    mA.
endif
Switch_off (alimentation externe)
else
    report 4 Aucune alimentation électrique du bus dans le DUT.
endif

```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

12.3.4 Essai de comportement dynamique

~~Le montage d'essai doit être comme représenté à la Figure 18.~~




Légende

Anglais	Français
Resistor	Résistance
Test signal generator	Générateur du signal d'essai
Silicon diode	Diode au silicium

Figure 18 — Montage d'essai de comportement dynamique

Lors de l'essai, le signal représenté à la Figure 19 doit être appliqué et le courant ainsi que la tension à l'interface du DUT doivent être enregistrés. Le temps de dépassement du courant, l'amplitude de dépassement du courant, le temps de dépassement de la tension, le temps de sous-dépassement de la tension, l'amplitude de dépassement de la tension et l'amplitude de sous-dépassement de la tension définis en 6.5.4 doivent être mesurés et la charge de dépassement doit être calculée.

S'il y a plus d'un dépassement, l'amplitude de dépassement maximale doit être utilisée pour la décision et le temps de dépassement total doit être calculé.



Légende

Anglais	Français
Voltage	Tension
Slope	penste

Figure 19 — Signal d'essai de comportement dynamique

Description de l'essai:

```

busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus
dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    Switch_on (alimentation externe)
    
```

```

wait 5,5 s
Apply (le signal d'essai, voir Figure 18)
currentOvershootAmplitude = Measure (Amplitude de dépassement du courant
en mA (s'il y a plus d'un dépassement, l'amplitude la plus élevée doit être
utilisée))
currentOvershootTime = Measure (Temps de dépassement du courant en  $\mu$ s
(s'il y a plus d'un dépassement, la somme de tous les temps doit être utilisée))
chargeOvershoot = currentOvershootAmplitude * currentOvershootTime
peakUndershootVoltage = Measure (Amplitude de la tension de sous-
dépassement de plus haut niveau en V de l'alimentation électrique du bus.
Entrer 0 V en l'absence de sous dépassement de la tension)
peakOvershootVoltage = Measure (Amplitude de la tension de dépassement
de plus haut niveau en V de l'alimentation électrique du bus. Entrer 0 V en
l'absence de dépassement de la tension)
voltageUndershootTime = Measure (Temps de sous dépassement de la
tension. S'il y a plus d'un sous dépassement, la somme de tous les temps de
sous dépassement doit être utilisée. Entrer 0  $\mu$ s en l'absence de sous-
dépassement)
voltageOvershootTime = Measure (Temps de dépassement de la tension. S'il
y a plus d'un dépassement, la somme de tous les temps de dépassement doit
être utilisée. Entrer 0  $\mu$ s en l'absence de sous dépassement)
if (currentOvershootAmplitude <= 200 mA)
    report 1 L'amplitude de dépassement du courant mesurée est
    currentOvershootAmplitude mA.
else
    error 1 L'amplitude de dépassement du courant mesurée est au-
    dessus de la limite. Réelle: currentOvershootAmplitude mA. Attendue:
     $\leq 200$  mA.
endif
if (currentOvershootTime <= 10  $\mu$ s)
    report 2 Le temps de dépassement du courant mesuré est
    currentOvershootTime  $\mu$ s.
else
    error 2 Le temps de dépassement du courant mesuré est au-dessus de
    la limite. Réel: currentOvershootTime  $\mu$ s. Attendu:  $\leq 10$   $\mu$ s.
endif
if (chargeOvershoot <= 1  $\mu$ As)
    report 3 La charge de dépassement du courant mesurée est
    chargeOvershoot  $\mu$ As.
else
    error 3 La charge de dépassement du courant mesurée est au-dessus
    de la limite. Réelle: chargeOvershoot  $\mu$ As. Attendue:  $\leq 1$   $\mu$ As.
endif
if (peakUndershootVoltage <= 0,5 V)
    report 4 La tension de sous-dépassement de crête mesurée
    est peakUndershootVoltage V..
else
    error 4 La tension de sous-dépassement de crête mesurée au-dessus
    de la limite spécifiée. Réelle: peakUndershootVoltage V. Attendue:
     $\leq 0,5$  V.
endif
if (peakOvershootVoltage <= 2 V)
    report 5 L'amplitude de la tension de dépassement de crête mesurée
    est peakOvershootVoltage V.
else
    error 5 La tension de dépassement de crête mesurée est au-dessus de
    la limite spécifiée. Réelle: peakOvershootVoltage V. Attendue:  $\leq 2$  V.
endif
if (voltageUndershootTime <= 100  $\mu$ s)
    report 6 Le temps de sous-dépassement de la tension mesuré est
    voltageUndershootTime  $\mu$ s.

```

```
else
    error 6 Le temps de sous-dépassement de la tension mesuré est au-
dessus de la limite. Réel: voltageUndershootTime µs. Attendu:
≤ 100 µs.
endif
if (voltageOvershootTime ≤ 100 µs)
    report 7 Le temps de dépassement de la tension mesuré est
voltageOvershootTime µs.
else
    error 7 Le temps de dépassement de la tension mesuré est au-dessus
de la limite. Réel: voltageOvershootTime µs. Attendu: ≤ 100 µs.
endif
Switch_off(alimentation externe)
else
    report 8 Aucune alimentation électrique du bus dans le DUT.
endif
```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

~~12.3.5 Essai en circuit ouvert de mise sous tension~~

~~Le comportement de l'alimentation électrique du bus doit être vérifié à la mise sous tension. La tension de sortie doit être enregistrée. La tension de sortie de crête, l'amplitude de dépassement/sous-dépassement de la tension et le temps de dépassement/sous-dépassement de la tension doivent être mesurés.~~

~~S'il y a plus d'un dépassement/sous-dépassement, l'amplitude de dépassement/sous-dépassement maximale doit être utilisée pour la décision et le temps de dépassement/sous-dépassement total de la tension doit être calculé.~~

~~Description de l'essai:~~

```
busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus
dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    Switch_on (alimentation externe)
    peakUndershootVoltage = Measure (Amplitude de la tension de sous-
dépassement de plus bas niveau en V)
    peakOvershootVoltage = Measure (Amplitude de la tension de dépassement
de plus haut niveau en V)
    voltageUndershootTime = Measure (Temps de sous-dépassement de la
tension en µs. S'il y a plus d'un sous-dépassement, la somme de tous les
temps de sous-dépassement doit être utilisée)
    voltageOvershootTime = Measure (Temps de dépassement de la tension en
µs. S'il y a plus d'un dépassement, la somme de tous les temps de
dépassement doit être utilisée)
    if (peakUndershootVoltage ≤ 0,5 V)
        report 1 L'amplitude de la tension de sous-dépassement de crête
mesurée est peakUndershootVoltage V.
    else
        error 1 L'amplitude de la tension de sous-dépassement de crête
mesurée est au-dessus de la limite spécifiée. Réelle:
peakUndershootVoltage V. Attendue: ≤ 0,5 V.
    endif
    if (peakOvershootVoltage ≤ 2 V)
        report 2 L'amplitude de la tension de dépassement de crête mesurée
est peakOvershootVoltage V.
    else
```

```

        error 2 La tension de dépassement de crête mesurée est au-dessus de
        la limite spécifiée. Réelle: peakOvershootVoltage V. Attendu:  $\leq 2$  V.
    endif
    if (voltageUndershootTime  $\leq 100 \mu\text{s}$ )
        report 3 Le temps de sous-dépassement de la tension mesuré est
        voltageUndershootTime  $\mu\text{s}$ .
    else
        error 3 Le temps de sous-dépassement de la tension mesuré est au-
        dessus de la limite. Réel: voltageUndershootTime  $\mu\text{s}$ . Attendu:
         $\leq 100 \mu\text{s}$ .
    endif
    if (voltageOvershootTime  $\leq 100 \mu\text{s}$ )
        report 4 Le temps de dépassement de la tension mesuré est
        voltageOvershootTime  $\mu\text{s}$ .
    else
        error 4 Le temps de dépassement de la tension mesuré est au-dessus
        de la limite. Réel: voltageOvershootTime  $\mu\text{s}$ . Attendu:  $\leq 100 \mu\text{s}$ .
    endif
    Switch_off (alimentation externe)
else
    report 5 Aucune alimentation électrique du bus dans le DUT.
endif

```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

~~12.3.6 Essai de cadencement de mise sous tension~~

~~Le comportement de l'alimentation électrique du bus doit être vérifié à la mise sous tension. Une résistance $R = \frac{12 \text{ V}}{\text{courant d'alimentation garanti } A}$ doit être connectée à l'alimentation électrique du bus. Le courant de sortie doit être enregistré et l'amplitude de dépassement du courant, le temps de dépassement du courant et le temps de mise sous tension doivent être mesurés. La charge de dépassement doit être calculée.~~

~~S'il y a plus d'un dépassement, l'amplitude de dépassement maximale doit être utilisée pour la décision et le temps de dépassement total du courant doit être calculé.~~

~~La limite d'essai relative au temps de mise sous tension dépend du type d'alimentation électrique du bus (voir 6.6).~~

~~Description de l'essai:~~

```

busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus
dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    busPowerSupplyType = UserInput (Quel type d'alimentation électrique du bus
y a-t-il?
    1 = alimentation électrique normale du bus;
    2 = alimentation électrique avancée du bus;
    3 = alimentation électrique intégrée du bus (autres alimentations autorisées);
    4 = alimentation électrique intégrée du bus (aucune autre alimentation
    autorisée), value)
    switch (busPowerSupplyType)
        case 1:
            powerOnTimeLimit = 250 ms
            break
        case 2:
            powerOnTimeLimit = 400 ms
            break
    endswitch
endif

```



```

case 3:
    powerOnTimeLimit = 400 ms
    break
case 4:
    powerOnTimeLimit = 5000 ms
    break
default:
    halt 1: (type d'alimentation électrique fortuit observé)
    break
endswitch
guaranteedSupplyCurrent = UserInput (Entrer le courant d'alimentation garanti, value [mA])
Apply (Résistance de 12000/ guaranteedSupplyCurrent Ω)
Switch_on (alimentation externe)
start_timer (time1)
timeout = 2 * powerOnTimeLimit
powerOnTime = 1
do
    supplyCurrent = Measure (Courant fourni par le DUT en mA)
    supplyVoltage = Measure (Tension d'alimentation électrique du bus en V)
    if (supplyVoltage >= 12V AND powerOnTime == -1)
        powerOnTime = get_timer (time1)
    endif
    currentOvershootTime = Measure (Temps de dépassement du courant en µs (s'il y a plus d'un dépassement, la somme de tous les temps de dépassement doit être utilisée))
    currentOvershootAmplitude = Measure (Amplitude de dépassement du courant en mA (s'il y a plus d'un dépassement, l'amplitude de dépassement la plus élevée doit être utilisée))
while (get_timer (time1) < timeout)
    chargeOvershoot = currentOvershootAmplitude * currentOvershootTime
    if (currentOvershootAmplitude <= 200 mA)
        report 1 L'amplitude de dépassement du courant mesurée est currentOvershootAmplitude mA.
    else
        error 1 L'amplitude de dépassement du courant mesurée est au-dessus de la limite. Réelle: currentOvershootAmplitude mA. Attendue: ≤ 200 mA.
    endif
    if (currentOvershootTime <= 10 µs)
        report 2 Le temps de dépassement du courant mesuré est currentOvershootTime µs.
    else
        error 2 Le temps de dépassement du courant mesuré est au-dessus de la limite. Réel: currentOvershootTime µs. Attendu: ≤ 10 µs.
    endif
    if (chargeOvershoot <= 1 µAs)
        report 3 La charge de dépassement du courant mesurée est chargeOvershoot µAs.
    else
        error 3 La charge de dépassement du courant mesurée est au-dessus de la limite. Réelle: chargeOvershoot µAs. Attendue: ≤ 1 µAs.
    endif
    if (powerOnTime <= powerOnTimeLimit)
        report 4 Le temps de mise sous tension mesuré est powerOnTime ms.
    else
        error 4 Le temps de mise sous tension mesuré est au-dessus de la limite. Réel: powerOnTime ms. Attendu: ≤ powerOnTimeLimit ms.
    endif
    Switch_off (alimentation externe)
    Remove (résistance)

```

```

else
    report 5 Aucune alimentation électrique du bus dans le DUT.
endif

```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

~~12.3.7 Essai de coupures de courte durée de l'alimentation électrique~~

~~Le comportement de l'alimentation électrique du bus doit être vérifié lorsque l'alimentation électrique externe est interrompue pendant une durée de 200 ms. La tension de sortie du DUT doit être limitée à une tension maximale de 12 V. Le courant de sortie doit être enregistré. Le temps entre le début de l'interruption de l'alimentation externe et l'alimentation électrique du bus alimentant le courant d'alimentation garanti donné dans le Tableau 13 doit être mesuré comme temps de redémarrage. Le temps de redémarrage doit être comparé au temps de démarrage donné dans le Tableau 6.~~

~~Description de l'essai:~~

```

busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus
dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    guaranteedSupplyCurrent = UserInput (Entrer le courant d'alimentation
garanti, value [mA])
    Apply (résistance de 12000/ guaranteedSupplyCurrent Ω)
    Switch_on (alimentation externe)
    wait 5,5 s
    Switch_off (alimentation externe)
    wait 200 ms
    Switch_on (alimentation externe)
    restartTime = Measure (Temps de redémarrage de l'alimentation électrique du
bus: Moment à partir duquel le courant est en dessous de
guaranteedSupplyCurrent jusqu'au moment où le courant est encore au-
dessus de guaranteedSupplyCurrent)
    if (restartTime < 450 ms) // Tout temps plus long peut générer un comportement de
défaillance système
        report 1 Le temps de redémarrage mesuré est restartTime ms.
    else
        error 1 Le temps de redémarrage mesuré est au-dessus de la limite.
Réal: restartTime ms. Attendu: < 450 ms.
    endif
    Switch_off (alimentation externe)
    Remove (résistance)
else
    report 2 Aucune alimentation électrique du bus dans le DUT.
endif

```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

~~12.3.8 Essai en court-circuit de l'alimentation électrique~~

~~Le comportement de l'alimentation électrique du bus doit être vérifié lorsqu'un court-circuit est appliqué et lorsqu'il est libéré de nouveau.~~

~~Pendant le court-circuit, le courant de sortie doit être enregistré. Le temps d'arrêt entre l'application du court-circuit et l'arrêt de la sortie par le DUT doit être mesuré, le cas échéant.~~

~~Si le DUT a arrêté la sortie, le temps de redémarrage doit être mesuré.~~

Description de l'essai:

```
busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus  
dans le DUT?, Yes/No)  
if (busPowerSupplyAvailable)  
    guaranteedSupplyCurrent = UserInput (Entrer le courant d'alimentation  
garanti, value [mA])  
    Switch_on (alimentation externe)  
    wait 5,5 s  
    Apply (court-circuit)  
    shutDownDelayTime = 0 s  
    start_timer (time1)  
    do  
        shortCircuitCurrent = Measure (Courant de court-circuit en mA)  
        if (shortCircuitCurrent < guaranteedSupplyCurrent)  
            shutDownDelayTime = get_timer (time1)  
        endif  
    while ((get_timer (time1) < 5 min) AND (shutDownDelayTime == 0 s))  
    if (get_timer (time1) >= 5 min)  
        report 1 Le DUT ne présente aucun mécanisme d'arrêt.  
    else  
        if (shutDownDelayTime >= 600 ms)  
            report 2 Le temps de retard de l'arrêt mesuré est  
shutDownDelayTime ms.  
        else  
            error 1 Le temps de retard de l'arrêt mesuré est au-dessous de  
la limite. Réel: shutDownDelayTime ms. Attendu: ≥ 600 ms.  
        endif  
        restartTime = 17 s  
        start_timer (time2)  
        do  
            shortCircuitCurrent = Measure (courant de court-circuit en mA)  
            if (shortCircuitCurrent >= guaranteedSupplyCurrent)  
                restartTime = get_timer (time2)  
                retryTime = 0 ms  
                start_timer (time3)  
                do  
                    shortCircuitCurrent = Measure (courant de court-  
circuit en mA)  
                    if (shortCircuitCurrent <  
guaranteedSupplyCurrent)  
                        retryTime = get_timer (time3)  
                    endif  
                while ((get_timer (time3) < 5 min) AND (retryTime ==  
0 ms))  
                endif  
            while ((get_timer (time2) < 17 s) AND (restartTime == 17 s))  
            if (restartTime <= 15 s)  
                report 3 Le temps de redémarrage mesuré est restartTime s.  
            else  
                error 2 Le temps de redémarrage mesuré est au-dessus de la  
limite. Réel: restartTime s. Attendu: ≤ 15 s.  
            endif  
            if (retryTime >= 150 ms)  
                report 4 Le temps de reprise mesuré est retryTime ms.  
            else  
                if (retryTime == 0 ms)  
                    warning 1 Le temps de redémarrage mesuré est trop long. Le  
DUT ne se met pas hors tension. Réel: ≥ 5 min.  
                else
```

```

        error 3 Le temps de redémarrage mesuré est en dessous du
        minimum. Réel: retryTime ms. Attendu:  $\geq 150$  ms.
    endif
endif
endif
Switch_off (alimentation externe)
Remove (court-circuit)
else
    report 5 Aucune alimentation électrique du bus dans le DUT.
endif

```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

~~12.3.9 Essai de consommation de courant de l'alimentation électrique~~

~~Le comportement de l'alimentation électrique du bus doit être vérifié sans alimentation.~~

~~Le DUT ne doit tirer aucun courant à partir du bus lorsque la tension sur le bus est dans la plage de tensions spécifiée mais le DUT lui-même n'est pas alimenté.~~

~~Description de l'essai:~~

```

busPowerSupplyAvailable = UserInput (Y a-t-il une alimentation électrique du bus
dans le DUT?, YesNo)
if (busPowerSupplyAvailable)
    maxSupplyCurrent = UserInput (Entrer le courant d'alimentation maximal porté
sur l'étiquette ou indiqué dans la documentation, value [mA])
    if (maxSupplyCurrent < 250 mA)
        Switch_off (alimentation externe)
        apply (court-circuit)
        wait 10 s
        remove (court-circuit)
        outputVoltage = Measure (Tension de sortie du DUT en V)
        if (outputVoltage >= 1 V)
            warning 1 La tension de sortie n'est pas en dessous de 1 V après dix
            secondes de court-circuit. Réelle: outputVoltage. Attendue:  $< 1$  V.
        endif
        Connect (Tension de 20,5 V en courant continu à la sortie du DUT)
        busCurrentConsumption = Measure (Courant tiré par le DUT en mA)
        if (busCurrentConsumption <= 1 mA)
            report 1 Le courant tiré du bus mesuré est busCurrentConsumption
            mA.
        else
            error 1 Le courant tiré du bus mesuré est au-dessus de la limite.
            Réel: busCurrentConsumption mA. Attendu:  $\leq 1$  mA
        endif
        Disconnect (Tension de 20,5 V en courant continu de la sortie du DUT)
    else
        report 2 L'alimentation électrique du bus dans le DUT est conçue pour être la
        seule alimentation électrique du bus dans le système. Essai non applicable.
    endif
else
    report 3 Aucune alimentation électrique du bus dans le DUT.
endif

```

~~Il est recommandé de répéter cet essai à la température de fonctionnement maximale et minimale et à la tension d'alimentation maximale et minimale de l'alimentation électrique du bus.~~

~~12.4 Essais des dispositifs de commande~~

~~Les essais applicables aux dispositifs de commande et au contrôleur d'application sont définis dans l'IEC 62386-103 et l'IEC 62386-3xx.~~

~~12.5 Essais des appareillages de commande~~

~~Les essais applicables aux appareillages de commande sont définis dans l'IEC 62386-102:2014 et l'IEC 62386-2xx.~~

Annexe A (informative)

Informations de base pour les systèmes

A.1 Informations sur le câblage

La somme de la chute de tension résistive est l'un des facteurs limitant la taille du système. La chute de tension ΔU sur le bus doit être inférieure ou égale à 2,0 V. Elle dépend du courant d'alimentation du bus I_B et de la résistance totale R_T du câblage:

$$\Delta U = R_T \times I_B$$

La résistance totale R_T du câblage dépend de la résistance spécifique ρ des fils utilisés, de la section A des fils et de la longueur du câblage L :

$$R_T = 2 \times \rho \times \frac{L}{A}$$

NOTE 1 Pour la détermination de la résistance totale, il est nécessaire de doubler la longueur dans la mesure où il faut deux fils pour le bus, d'où la présence du facteur 2 dans la formule.

NOTE 2 La résistance spécifique dépend de la température.

Pour la chute de tension maximale autorisée de $\Delta U = 2,0$ V et le courant d'alimentation du bus maximal autorisé de $I_B = 250$ mA, la relation suivante entre la section A et la longueur du câblage L peut être dérivée des formules ci-dessus:

$$L = 4 \Omega \times \frac{A}{\rho}$$

Le Tableau A.1 présente la longueur de câble maximale L entre deux unités de bus quelconques ou deux alimentations électriques du bus quelconques pour différentes sections A du câblage, ainsi que les matériaux de câblage à différentes températures.

Tableau A.1– Longueur de câble maximale

Matériau	A en mm ²	Longueur de câble maximale L en m		
		25 °C	50 °C	75 °C
Cuivre	0,14	31	28	26
	0,50	112	102	93
	0,75	168	153	140
	1,00	224	204	187
	1,50	300 ^a	300 ^a	281
	2,00	300 ^a	300 ^a	300 ^a
	2,50	300 ^a	300 ^a	300 ^a
Aluminium	0,14	19	17	16
	0,50	68	62	57
	0,75	102	93	86
	1,00	136	125	115
	1,50	205	187	172
	2,00	273	250	230
	2,50	300 ^a	300 ^a	288
^a Les longueurs de câble de plus de 300 m ne sont pas recommandées				

A.2 Architectures de système

A.2.1 Généralités

Les architectures mentionnées dans la présente annexe sont à considérer comme des exemples. D'autres architectures sont également possibles.

A.2.2 Architecture à un seul maître


Un système de commande d'éclairage en architecture à un seul maître peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- un contrôleur d'application à un seul maître,
- au moins un appareillage de commande, et
- ~~aucun ou plusieurs dispositifs d'entrée avec des messages d'événement désactivés. (Voir IEC 62386-103.)~~

Le Tableau A.1 donne un exemple dans lequel le contrôleur d'application à un seul maître partage l'interface physique avec l'alimentation électrique du bus.

Le contrôleur d'application à un seul maître peut être équipé des éléments suivants:

- boutons et capteurs,
- bornes de connexion aux boutons et capteurs, ou
- interfaces de communication avec d'autres systèmes de bus.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.1 – Exemple d'architecture à un seul maître

Dans une telle architecture de système, le contrôleur d'application à un seul maître utilise des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande.


NOTE Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386.

A.2.3 Architecture à plusieurs maîtres avec un contrôleur d'application

Un système de commande d'éclairage en architecture à plusieurs maîtres avec un contrôleur d'application peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- un contrôleur d'application à plusieurs maîtres,
- au moins un dispositif d'entrée, et
- au moins un appareillage de commande.

La Figure A.2 présente un exemple d'un système avec un contrôleur d'application à plusieurs maîtres et deux dispositifs d'entrée.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.2 – Exemple d'architecture à plusieurs maîtres avec un contrôleur d'application

Dans une telle architecture de système, le contrôleur d'application à plusieurs maîtres utilise des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande. Il peut utiliser des trames en avant de 24 bits pour configurer et commander les dispositifs d'entrée. Les dispositifs d'entrée utilisent des trames en avant de 24 bits pour transmettre des informations au contrôleur d'application.


NOTE Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386. Les commandes pour la communication entre le contrôleur d'application à plusieurs maîtres et les dispositifs d'entrée sont définies dans les Parties 103 et 3xx de l'IEC 62386.

A.2.4 Architecture à plusieurs maîtres avec plus d'un contrôleur d'application

Un système de commande d'éclairage en architecture à plusieurs maîtres avec plus d'un contrôleur d'application peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- au moins deux contrôleurs d'application à plusieurs maîtres, et
- au moins un appareillage de commande.

La Figure A.3 présente l'exemple d'un système avec deux contrôleurs d'application.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.3 – Exemple d'architecture à plusieurs maîtres avec deux contrôleurs d'application

Dans une telle architecture de système, les deux contrôleurs d'application à plusieurs maîtres utilisent des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande. Dans la mesure où plusieurs contrôleurs d'application à plusieurs maîtres contrôlent le système, il est clair que ces contrôleurs d'application à plusieurs maîtres doivent être capables de coopérer en vue d'assurer un certain niveau d'intégrité du système.

NOTE 1 Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386.


NOTE 2 Les deux contrôleurs d'application à plusieurs maîtres peuvent communiquer entre eux en utilisant les trames en avant de 24 bits.

A.2.5 Architecture à plusieurs maîtres avec un dispositif d'entrée intégré

Un système de commande d'éclairage en architecture à plusieurs maîtres avec un dispositif d'entrée intégré peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- au moins un contrôleur d'application à plusieurs maîtres,
- au moins un dispositif d'entrée intégré dans un contrôleur d'application à plusieurs maîtres, et
- au moins un appareillage de commande.

La Figure A.4 présente l'exemple d'un système avec un dispositif d'entrée intégré.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.4 – Exemple d'architecture à plusieurs maîtres avec un dispositif d'entrée intégré

Il existe deux modes possibles de fonctionnement:

- Le contrôleur d'application à plusieurs maîtres 1 est le seul dispositif de commande qui transmet des trames en avant de 16 bits à l'appareillage de commande. Il reçoit et traite des trames en avant de 24 bits transmises par le dispositif d'entrée. Le contrôleur d'application à plusieurs maîtres 2 est désactivé dans ce cas.
- Les deux contrôleurs d'application à plusieurs maîtres transmettent des trames en avant de 16 bits à l'appareillage de commande et les deux contrôleurs d'application à plusieurs maîtres reçoivent et traitent des trames en avant de 24 bits transmises par le dispositif d'entrée. Dans la mesure où plusieurs contrôleurs d'application à plusieurs maîtres contrôlent le système, il est clair que ces deux contrôleurs d'application à plusieurs maîtres doivent être capables de coopérer en vue d'assurer un certain niveau d'intégrité du système. Le contrôleur d'application à plusieurs maîtres 2 et le dispositif d'entrée peuvent agir comme une ou comme deux unités logiques sur le bus.

NOTE 1 Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386.


NOTE 2 Les deux contrôleurs d'application à plusieurs maîtres peuvent communiquer entre eux en utilisant les trames en avant de 24 bits.

A.2.6 Architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique intégrés

Un système de commande d'éclairage en architecture à plusieurs maîtres avec un dispositif d'entrée intégré et une alimentation électrique intégrée du bus peut être constitué des éléments suivants:

- aucun ou plusieurs dispositifs d'entrée,
- au moins un dispositif d'entrée et une alimentation électrique du bus intégrés dans un contrôleur d'application à plusieurs maîtres, et
- au moins un appareillage de commande.

La Figure A.5 présente l'exemple d'un système avec un dispositif d'entrée intégré et l'alimentation électrique intégrée du bus.



Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.5 – Exemple d'architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique du bus intégrés

Dans une telle architecture de système, le contrôleur d'application à plusieurs maîtres utilise des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande. Il peut utiliser des trames en avant de 24 bits pour configurer et commander les dispositifs d'entrée. Les dispositifs d'entrée utilisent des trames en avant de 24 bits pour transmettre des informations au contrôleur d'application.


NOTE Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386. Les commandes pour la communication entre le contrôleur d'application à plusieurs maîtres et les dispositifs d'entrée sont définies dans les Parties 103 et 3xx de l'IEC 62386.

A.3 Détection des collisions

La Figure A.6 présente tous les problèmes de cadencement lors de la transmission. Pour lire cette figure, commencer par la micro ligne TX (qui représente la sortie du microcontrôleur pour le circuit d'émetteur), voir ce qui se passe sur le bus et enfin voir ce qui se passe sur les micro lignes RX (qui constituent l'entrée du microcontrôleur pour recevoir et vérifier le cadencement). Tous les temps de retard possibles sont pris en compte.

Les lignes horizontales en pointillés indiquent les seuils du récepteur local utilisés pour vérifier la transmission.

Les lignes horizontales tiretées indiquent les seuils d'un récepteur distant, qui sont valides en raison de l'influence du bus. Le seuil distant maximal/minimal est de 2,0 V au-dessus/en dessous du seuil local, puisqu'une chute de tension de 2,0 V est possible sur le bus.



- ① Delay TX micro to bus. Unknown, depends on the hardware used.
- ② Delay V_{HIGH} to 11,5 V. Unknown, depends on U_{BUS} .
- ③ Fall time, t_{FALL} . Unknown, depends on transmitter, maximum 15 μs for multi-master.
- ④ Delay RX micro to bus. Unknown, depends on the hardware used.
- ⑤ Delay V_{LOW} to 4,5 V. Unknown, depends on the transmitter hardware.
- ⑥ Worst case delay TX micro to RX micro.

IEC

Légende

Anglais	Français
TX micro	Micro ligne TX
max. remote threshold	Seuil distant maximal
max. threshold	Seuil max.
min. threshold	Seuil min.
min. remote threshold	Seuil distant minimal.
Bus	Bus
RX micro (local)	Micro ligne RX (locale)
RX micro (remote)	Micro ligne RX (distante)
(1) Delay TX micro to bus. Unknown depends on the hardware used.	(1) Temps de retard micro ligne TX vers bus. Inconnu, dépend du matériel utilisé
(2) Delay V_{HIGH} to 11,5 V. Unknown, depends on U_{BUS} .	(2) Temps de retard V_{HIGH} à 11,5 V. Inconnu, dépend de U_{BUS} .
(3) Fall time, t_{FALL} . Unknown, depends on transmitter, maximum 15 μs for multi-master.	(3) Fall time, t_{FALL} . Inconnu, dépend de l'émetteur, au maximum 15 μs pour plusieurs maîtres.

Anglais	Français
(4) Delay RX micro to bus. Unknown, depends, on the hardware used.	(4) Temps de retard micro ligne RX vers bus. Inconnu, dépend du matériel utilisé
(5) Delay V_{LOW} to 4,5 V. Unknown, depends on the transmitter hardware.	(5) Temps de retard V_{LOW} à 4,5 V. Inconnu, dépend du matériel émetteur.
(6) Worst case delay TX micro to RX micro.	(6) Temps de retard le plus défavorable micro ligne TX vers micro ligne RX.

Figure A.6 – Chronogramme de détection des collisions

A.4 Explications des définitions de cadencement

A.4.1 Généralités

La présente annexe a pour objet d'expliquer la modification des définitions de cadencement de l'Édition 1 de l'IEC 62386-101 à l'IEC 62386-101, Édition 2.

A.4.2 Cadencement du récepteur

Le cadencement du récepteur reste dans, les principaux points, sans modification par rapport à l'Édition 1. Les tolérances de cadencement de 10 % ont été remplacées par des valeurs temporelles maximales et minimales absolues.

Toutes les exigences de cadencement sont données et soumises à essai à une tension de seuil fixe de 8,0 V.

A.4.3 Cadencement de l'émetteur

L'Édition 1 de l'IEC 62386-101 n'a pas défini de façon explicite le cadencement de l'émetteur. Le cadencement de l'émetteur a été seulement donné de façon implicite par le cadencement du récepteur et ses tolérances. Les définitions de cadencement appropriées pour un système à plusieurs maîtres de fonctionnement approprié n'ont pas été définies.

De même, l'influence du câblage et de la tension de seuil du récepteur sur le cadencement du signal n'a pas été pleinement prise en compte dans l'Édition 1.

L'IEC 62386-101, Édition 2 définit les cadencements à la fois pour les émetteurs à un seul maître et les émetteurs à plusieurs maîtres, en tenant compte de toutes les influences sur ces cadencements.

Sauf indication contraire, toutes les exigences de cadencement sont données pour une tension de seuil fixe de 8,0 V. Cette tension de seuil est applicable aux procédures d'essai à la fois pour les émetteurs et pour les récepteurs. Ce n'était pas le cas dans l'Édition 1.


A.4.4 Zones grisées

Les définitions dans l'Édition 1 de l'IEC 62386 n'ont pas défini de façon explicite les tolérances pour les points de décision des cadencements du récepteur.

Pour cette raison, l'IEC 62386-101, Édition 2 a introduit ce qu'on appelle les "zones grisées". L'ingénieur de conception peut mettre le point de décision à l'intérieur de cette zone grisée.

Les zones grisées garantissent que tout récepteur peut interagir avec n'importe quel émetteur, puisque les zones grisées offrent une marge de sécurité appropriée. En conséquence, les zones grisées diminuent les tolérances possibles pour les émetteurs.

La Figure A.7 illustre les influences qui sont prises en considération dans les étapes allant des exigences de cadencement du récepteur aux exigences de cadencement à plusieurs maîtres.



Légende


Anglais	Français
Receiver	Récepteur
Threshold influence	Influence du seuil
Bus influence	Influence du bus
Single master transmitter	Émetteur à un seul maître
Multi-master transmitter	Émetteur à plusieurs maîtres
Grey area	Zone grisée
Valid timing	Cadencement valide
Invalid timing	Cadencement non valide

Figure A.7 – Illustration du cadencement de l'émetteur et du récepteur

A.5 Explication du calcul de la consommation de courant maximale

A.5.1 Alimentation électrique unique du bus

Une alimentation électrique du bus est caractérisée par deux valeurs de courant, son courant d'alimentation maximal et son courant d'alimentation garanti, comme illustré sur la Figure A.8.




IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Maximum supply current	Courant d'alimentation maximal
Guaranteed supply current	Courant d'alimentation garanti

Figure A.8 – Valeurs de courant de l'alimentation électrique du bus

Le courant d'alimentation minimal garanti est le paramètre qui assure que l'alimentation est suffisante pour l'ensemble de la demande de courant de toutes les unités de bus connectées. La Figure A.9 montre que la somme de la demande de courant de toutes les unités de bus connectées doit être inférieure ou égale au courant d'alimentation minimal garanti.



IEC

Légende

Anglais	Français
Bus unit	Unité de bus
Total bus unit demand	Demande totale des unités de bus
Bus power supply	Alimentation électrique du bus


Figure A.9 – Couverture de la demande de courant

Le courant d'alimentation maximal est limité à 250 mA, tel qu'il est décrit en 6.5.

A.5.2 Alimentations électriques multiples du bus

Lorsque la demande de courant des unités de bus connectées est supérieure au courant d'alimentation garanti d'une alimentation électrique unique du bus, au moins deux alimentations électriques du bus peuvent être utilisées. Dans ce cas, la somme de leurs courants d'alimentation garantis couvre la demande de courant du système.

On doit veiller à ce que la somme des courants d'alimentation maximums ne dépasse pas la limite de 250 mA du système. La Figure A.10 illustre la situation avec 4 alimentations électriques du bus.



Légende

Anglais	Français
250 mA system current limit	Limite de courant du système de 250 mA
Total bus unit demand	Demande totale des unités de bus
Total bus power supply	Total des alimentations électriques du bus
Bus power supply	Alimentation électrique du bus


Figure A.10 – Combinaison de 4 alimentations électriques du bus

A.5.3 Alimentations électriques redondantes du bus

Dans certains cas, une deuxième alimentation électrique du bus peut être connectée au bus pour des raisons de sécurité. Ainsi chacune d'elles est capable de couvrir à elle seule la demande totale de courant. Si une alimentation électrique est défaillante, la demande de courant peut toujours être couverte par l'alimentation électrique du bus restante.

Dans une telle configuration, il est particulièrement important de vérifier que la somme de tous les courants maximums ne dépasse pas la limite générale normative de 250 mA.

La Figure A.11 illustre la situation utilisant des alimentations électriques redondantes du bus.



Légende

Anglais	Français
250 mA system current limit	Limite de courant du système de 250 mA
Total bus unit demand	Demande totale des unités de bus
Total bus power supply	Total des alimentations électriques du bus
Bus power supply	Alimentation électrique du bus

Figure A.11 – Alimentations électriques redondantes du bus

A.6 Présentation générale des couches de communication

A.6.1 Généralités

Le Tableau A.2 présente les couches spécifiques du modèle de couche de communication OSI traitées par les différentes parties de l'IEC 62386. Les couches ISO/OSI sont définies dans la norme ISO/IEC 7498-1.

Tableau A.2 – Modèle de couche OSI de l'IEC 62386

Couche OSI	Signification	Description
7 Application	Spécifique à l'application	Partie 102: Instructions et requêtes pour l'appareillage de commande Parties 2xx: Instructions et requêtes étendues de l'application pour l'appareillage de commande Partie 103: Instructions, requêtes et messages d'événement au niveau/ pour des dispositifs de commande Parties 3xx: Instructions, requêtes et messages d'événement spécifiques aux dispositifs d'entrée
6 Présentation	Signification des codes	Partie 102: Codage d'adresses, codage d'instructions et de requêtes, codage de trames en arrière au niveau de l'appareillage de commande Partie 103: Codage d'adresses, codage d'instructions et de requêtes, codage de trames en arrière au niveau des dispositifs de commande
5 Session	Demande /réponse	Partie 102 et Partie 103: Requête (trame en avant de 16 bits / 24 bits) / Réponse (trame en arrière de 8 bits)
4 Transport	Commande de transaction	En partie pris en charge par les transactions
3 Réseau	Résolution des adresses	8 premiers bits de chaque trame en avant: Partie 102: 64 adresses courtes, 16 adresses de groupe, diffusion Partie 103: 64 adresses courtes, 32 groupes de commande, 32 groupes d'instance, 32 types d'instance, diffusion
2 Liaison de données	Sécurisation des messages	En partie pris en charge par le verrouillage de trame départ-arrêt et la longueur fixe des trames.
1 Physique	Niveau de bits	Partie 101: - niveaux de tension, temps de montée/descente, cadencement de séquence de trame, tolérances de cadencement, violations du cadencement - types de trames: trames en avant de 16 bits, trames en avant de 24 bits, trames en avant réservées de 20 bits / 32 bits, trames en arrière de 8 bits - Codage Manchester, bit de départ, état d'arrêt, violations de taille de trame - Règles d'accès au support: détection des collisions, évitement des collisions et récupération en cas de collision

A.6.2 Couche physique

La couche physique est basée sur une définition du nombre de bits prévu autorisé et sur le contrôle de Code Manchester à l'intérieur des tolérances spécifiées (Partie 101).

A.6.3 Couche liaison de données

La couche liaison de données vérifie la qualité des données reçues au niveau de la couche logique. L'IEC 62386 garantit la qualité de la liaison de données uniquement par la détection des violations du Code Manchester, les longueurs de message fixes, le verrouillage de trame départ-arrêt et le contrôle du nombre de bits. L'absence de contrôle de CRC est un compromis nécessaire pour la simplicité et l'utilisation efficace de la largeur de bande disponible.

A.6.4 Couche réseau

La couche réseau définit l'adressage logique des dispositifs. La Partie 101 définit l'adressage des trames en avant de 16 bits et la Partie 103 définit les formats d'adressage des trames en avant de 24 bits. Il est nécessaire pour une unité de bus de déterminer lequel des deux espaces d'adressage est applicable en vérifiant la longueur des trames reçues.

A.6.5 Couche transport

La couche transport assure la transmission de données. L'IEC 62386 contrôle la transmission de données au moyen des commandes de la couche session, ce qui constitue le principe de fonctionnement de ce système de communication maître-esclave.

A.6.6 Couche session

La couche session définit le mécanisme de demande/réponse (Parties 102/103).

A.6.7 Couche présentation

La couche présentation définit les catégories de format pour les données, les commandes et les commandes spéciales (Parties 102/103).

A.6.8 Couche application

La couche application définit des codes et des formats de données spécifiques aux applications (Parties 102/103/2xx/3xx).

A.7 Effets de la combinaison des versions 1 et 2.y des dispositifs

Le Tableau A.3 représente les effets consécutifs au remplacement/à l'ajout d'un dispositif d'une édition donnée (colonnes) dans un système constitué de dispositifs de la même édition (lignes), lorsque le numéro de version inférieur y se trouve dans la plage de 0 à 1.

Tableau A.3 – Effets de la combinaison des versions 1 et 2.y des dispositifs

	Système version 1	Système à un seul maître version 2.y	Système à plusieurs maîtres version 2.y
Appareillage de commande version 1	Fonctionne normalement mais le cadencement spécifié de façon incorrecte peut occasionner des difficultés	Fonctionne normalement mais le cadencement, les commandes ou le comportement nouvellement spécifiés peuvent occasionner des difficultés	Fonctionne normalement mais le cadencement, les commandes ou le comportement nouvellement spécifiés peuvent occasionner des difficultés
Dispositif de commande version 1	Fonctionne normalement mais le cadencement spécifié de façon incorrecte peut occasionner des difficultés	Le système complet se comporte comme un système à un seul maître version 1	La combinaison n'est pas possible (les contrôleurs à plusieurs maîtres ne sont pas définis dans la version 1)
Appareillage de commande version 2.y	Fonctionne normalement mais le cadencement spécifié de façon incorrecte peut occasionner des difficultés, et des problèmes mineurs peuvent survenir avec l'utilisation de bancs de données	La combinaison est possible	La combinaison est possible
Contrôleur à un seul maître version 2.y	Le système complet se comporte comme un système à un seul maître version 2.y tant que les commandes 102 de la version 1 seulement sont utilisées	La combinaison est possible	La combinaison n'est pas possible (les contrôleurs à un seul maître ne sont pas faits pour être utilisés dans des systèmes à plusieurs maîtres)
Contrôleur à plusieurs maîtres version 2.y	Le système complet se comporte comme un système à plusieurs maîtres version 2.y tant que les commandes 102 de la version 1 seulement sont utilisées	La combinaison est possible	La combinaison est possible
Alimentation électrique du bus version 1	La combinaison est possible	La combinaison est possible	La combinaison n'est pas garantie du fait du cadencement ou du comportement nouvellement spécifié
Alimentation électrique du bus version 2.y	La combinaison est possible	La combinaison est possible	La combinaison est possible

Bibliographie

CISPR 15, *Limites et méthodes de mesure des perturbations radioélectriques produites par les appareils électriques d'éclairage et les appareils analogues*

IEC 61347 (toutes les parties), *Appareillages de lampes*

IEC 61547, *Équipements pour l'éclairage à usage général – Exigences concernant l'immunité CEM*

ISO/IEC 7498-1, *Technologies de l'information – Modèle de référence de base pour l'interconnexion de systèmes ouverts (OSI) – Partie 1. Le modèle de base*

GS1 General Specification, Version 14: Jan-2014, [cited 2014-07-15] . Disponible à l'adresse:http://www.google.ch/url?sa=t&rct=j&q=&esrc=s&frm=1&source=web&cd=2&ved=0CCIQFjAB&url=http%3A%2F%2Fwww.gs1.at%2Findex.php%3Foption%3Dcom_phocadownload%26view%3Dcategory%26download%3D289%3Ags1-general-specifications-v14-en%26id%3D9%3Ags1-spezifikationen-a-richtlinien%26Itemid%3D304&ei=zn2U4PqFoP20gXXmIHgAQ&usg=AFQjCNHogaUjWXvLbyJfVJoGxgOAI63mCw

EN 50491 (toutes les parties), *Exigences générales pour systèmes électroniques pour les foyers domestiques et les bâtiments (HBES) et pour systèmes de gestion technique du bâtiment (SGTB)*

FINAL VERSION

VERSION FINALE



**Digital addressable lighting interface –
Part 101: General requirements – System components**

**Interface d'éclairage adressable numérique –
Partie 101: Exigences générales – Composants de système**

CONTENTS

FOREWORD	7
INTRODUCTION	9
1 Scope	10
2 Normative references	10
3 Terms and definitions	10
4 General	15
4.1 Purpose	15
4.2 Version number	15
4.3 System structure and architecture	16
4.4 System information flow	16
4.5 Command types	17
4.6 Bus units	17
4.6.1 Transmitters and receivers in bus units	17
4.6.2 Control gear	18
4.6.3 Input device	18
4.6.4 Single master application controller	18
4.6.5 Multi-master application controller	19
4.6.6 Sharing an interface	19
4.7 Bus power supply and load calculations	20
4.7.1 Current demand coverage	20
4.7.2 Maximum signal current compliance	20
4.7.3 Simplified system calculation	20
4.8 Wiring	20
4.8.1 Wiring structure	20
4.8.2 Wiring specification	20
4.9 Insulation	21
4.10 Earthing of the bus	21
4.11 Power interruptions at bus units	21
4.11.1 Different levels of power interruptions	21
4.11.2 Short power interruptions of external power supply	21
4.11.3 External power cycle	22
4.11.4 Short interruptions of bus power supply	22
4.11.5 Bus power down	22
4.11.6 System start-up timing	22
5 Electrical specification	24
5.1 General	24
5.2 Marking of the interface	24
5.3 Capacitors between the interface and earth	24
5.4 Signal voltage rating	24
5.5 Signal current rating	25
5.6 Marking of bus powered bus unit	25
5.7 Signal rise time and fall time	26
6 Bus power supply	27
6.1 General	27
6.2 Marking of the bus power supply terminals	27
6.3 Capacitors between the interface and earth	27

6.4	Voltage rating	27
6.5	Current rating.....	28
6.5.1	General current rating.....	28
6.5.2	Single bus power supply current rating	28
6.5.3	Integrated bus power supply current rating	28
6.5.4	Dynamic behaviour of the bus power supply	28
6.6	Bus power supply timing requirements	30
6.6.1	Short power supply interruptions.....	30
6.6.2	Short circuit behaviour	30
7	Transmission protocol structure	31
7.1	General.....	31
7.2.1	Start bit and data bit encoding	31
7.2	Bit encoding.....	31
7.2.2	Stop condition encoding	31
7.3	Frame description	31
7.4	Frame types.....	32
7.4.1	16 bit forward frame.....	32
7.4.2	24 bit forward frame.....	32
7.4.3	Reserved forward frame	32
7.4.4	Backward frame.....	32
7.4.5	Proprietary forward frames	32
8	Timing	33
8.1	Transmitter timing	33
8.1.1	Transmitter bit timing	33
8.1.2	Transmitter frame sequence timing	33
8.2	Receiver timing	34
8.2.1	Receiver bit timing	34
8.2.2	Receiver bit timing violation	35
8.2.3	Receiver frame size violation	36
8.2.4	Receiver frame sequence timing	36
8.2.5	Reception of backward frames.....	36
8.3	Multi-master transmitter timing.....	37
8.3.1	Multi-master transmitter bit timing.....	37
8.3.2	Multi-master transmitter frame sequence timing.....	37
9	Method of operation.....	38
9.8	Dealing with frames and commands	38
9.8.1	General	38
9.8.2	Frame received or rejected	39
9.8.3	Frame accepted or ignored	39
9.8.4	Command accepted or ignored	39
9.8.5	Command executed or discarded.....	39
9.1	Collision avoidance, collision detection and collision recovery	40
9.1.1	General	40
9.1.2	Collision avoidance.....	40
9.1.3	Collision detection	40
9.1.4	Collision recovery	42
9.2	Transactions	43
9.3	Send-twice forward frames and send-twice commands	43

9.4	Command iteration.....	44
9.5	Usage of a shared interface	44
9.5.1	General	44
9.5.2	Backward frames	45
9.5.3	Forward frames	45
9.6	Use of multiple bus power supplies	45
9.7	Command execution	45
10	Declaration of variables	45
11	Definition of commands	46
12	Test procedures	46
Annex A	(informative) Background information for systems	47
A.1	Wiring information.....	47
A.2	System architectures	48
A.2.1	General	48
A.2.2	Single master architecture	48
A.2.3	Multi-master architecture with one application controller	49
A.2.4	Multi-master architecture with more than one application controller	50
A.2.5	Multi-master architecture with integrated input device.....	51
A.2.6	Multi-master architecture with integrated input device and power supply.....	52
A.3	Collision detection	53
A.4	Timing definition explanations.....	54
A.4.1	General	54
A.4.2	Receiver timing.....	54
A.4.3	Transmitter timing.....	54
A.4.4	Grey areas	55
A.5	Maximum current consumption calculation explanation	55
A.5.1	Single bus power supply	55
A.5.2	Multiple bus power supplies.....	56
A.5.3	Redundant bus power supplies	57
A.6	Communication layer overview.....	58
A.6.1	General	58
A.6.2	Physical layer	58
A.6.3	Data link layer	58
A.6.4	Network layer	58
A.6.5	Transport layer	59
A.6.6	Session layer.....	59
A.6.7	Presentation layer	59
A.6.8	Application layer.....	59
A.7	Effects on combining version number 1 and version number 2.y devices.....	59
Bibliography		60
Figure 1	– IEC 62386 graphical overview	9
Figure 2	– System structure example	16
Figure 3	– Communication between bus units (example).....	17
Figure 4	– Example of a shared interface.....	19
Figure 5	– Start up timing example	23
Figure 6	– Maximum signal rise and fall time measurements.....	26

Figure 7 – Minimum signal rise and fall time measurements.....	27
Figure 8 – Bus power supply current behaviour.....	29
Figure 9 – Bus power supply voltage behaviour	30
Figure 10 – Frame example	31
Figure 11 – Bi-phase encoded bits.....	31
Figure 12 – Bit timing example.....	33
Figure 13 – Settling time illustration	33
Figure 14 – Receiver timing decision example	35
Figure 15 – Collision detection timing decision example.....	42
Figure 16 – Collision recovery example.....	43
Figure 20 – Dealing with frames and commands	39
Figure A.1 – Single master architecture example	49
Figure A.2 – Multi-master architecture example with one application controller	50
Figure A.3 – Multi-master architecture example with two application controllers.....	51
Figure A.4 – Multi-master architecture example with integrated input device	52
Figure A.5 – Multi-master architecture example with integrate input device and bus power supply	53
Figure A.6 – Collision detection timing diagram.....	54
Figure A.7 – Transmitter and receiver timing illustration.....	55
Figure A.8 – Bus power supply current values.....	56
Figure A.9 – Current demand coverage.....	56
Figure A.10 – Combination of 4 bus power supplies	57
Figure A.11 – Redundant bus power supplies	57
Table 1 – System components	16
Table 2 – Transmitters and receivers in bus units	18
Table 3 – Power-interruption timing of external power.....	21
Table 4 – Power-interruption timing of bus power.....	21
Table 5 – Short power interruptions	22
Table 6 – Start-up timing.....	23
Table 7 – System voltage levels.....	24
Table 8 – Receiver voltage levels	25
Table 9 – Transmitter voltage levels	25
Table 10 – Current rating	25
Table 11 – Signal rise and fall times	26
Table 12 – Bus power supply output voltage	28
Table 13 – Bus power supply current rating	28
Table 14 – Bus power supply dynamic behaviour	29
Table 15 – Short circuit timing behaviour	30
Table 16 – Transmitter bit timing.....	33
Table 17 – Transmitter settling time values	34
Table 18 – Receiver timing starting at the beginning of a logical bit	35
Table 19 – Receiver timing starting at an edge inside of a logical bit	35

Table 20 – Receiver settling time values	36
Table 21 – Multi-master transmitter bit timing.....	37
Table 22 – Multi-master transmitter settling time values.....	38
Table 23 – Checking a logical bit, starting at an edge at the beginning of the bit.....	41
Table 24 – Checking a logical bit, starting at an edge inside the bit	41
Table 25 – Collision recovery timing	42
Table 26 – Transmitter command iteration timing	44
Table 27 – Receiver command iteration timing	44
Table A.1 – Maximum cable length	48
Table A.2 – OSI layer model of IEC 62386.....	58
Table A.3 – Effects on combining version number 1 and version number 2.y devices.....	59

INTERNATIONAL ELECTROTECHNICAL COMMISSION

DIGITAL ADDRESSABLE LIGHTING INTERFACE –

Part 101: General requirements – System components

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

DISCLAIMER

This Consolidated version is not an official IEC Standard and has been prepared for user convenience. Only the current versions of the standard and its amendment(s) are to be considered the official documents.

This Consolidated version of IEC 62386-101 bears the edition number 2.1. It consists of the second edition (2014-11) [documents 34C/1098/FDIS and 34C/1111/RVD] and its amendment 1 (2018-05) [documents 34/418/CDV and 34/502/RVC]. The technical content is identical to the base edition and its amendment.

This Final version does not show where the technical content is modified by amendment 1. A separate Redline version with all changes highlighted is available in this publication.

International Standard IEC 62386-101 has been prepared by subcommittee 34C: Auxiliaries for lamps, of IEC technical committee 34: Lamps and related equipment.

This second edition constitutes a technical revision.

This edition includes the following significant technical changes with respect to the previous edition:

- a) collection of all bus timing requirements defined in IEC 62386-101:2009 and IEC 62386-102:2009 and rework of the timing requirements to facilitate the preparation of a future control devices standard, taking particular account of the requirements for multi-master systems. The 10 % tolerances have been replaced by minimum and maximum timing values;
- b) integration of multi-master timing requirements;
- c) extension of the defined forward frames;
- d) addition of wiring requirements;
- e) improvement of the bus power supply requirements;
- f) improvement of test sequences and description of the test sequences in the form of pseudo code instead of flow charts.

This Part 101 is intended to be used in conjunction with:

- Part 102, which contains general requirements for the relevant product type (control gear), and with the appropriate Part 2xx (particular requirements for control gear);
- Part 103, which contains general requirements for the relevant product type (control devices), and the appropriate Part 3xx (particular requirements for control devices).

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all parts of the IEC 62386 series, under the general title: *Digital addressable lighting interface*, can be found on the IEC website

The committee has decided that the contents of the base publication and its amendment will remain unchanged until the stability date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed,
- withdrawn,
- replaced by a revised edition, or
- amended.

IMPORTANT – The 'colour inside' logo on the cover page of this publication indicates that it contains colours which are considered to be useful for the correct understanding of its contents. Users should therefore print this document using a colour printer.

INTRODUCTION


IEC 62386 contains several parts, referred to as series. The 1xx series includes the basic specifications. Part 101 contains general requirements for system components, Part 102 extends this information with general requirements for control gear and Part 103 extends it further with general requirements for control devices.

The 2xx parts extend the general requirements for control gear with lamp specific extensions (mainly for backward compatibility with Edition 1 of IEC 62386) and with control gear specific features.

The 3xx parts extend the general requirements for control devices with input device specific extensions describing the instance types as well as some common features that can be combined with multiple instance types.

This second edition of IEC 62386-101 is intended to be used in conjunction with IEC 62386-102:2014 and IEC 62386-102:2014/AMD1:— and with the various parts that make up the IEC 62386-2xx series for control gear, together with IEC 62386-103:2014 and IEC 62386-103:2014/AMD1:— and the various parts that make up the IEC 62386-3xx series of particular requirements for control devices. The division into separately published parts provides for ease of future amendments and revisions. Additional requirements will be added as and when a need for them is recognised.

The setup of the standard is graphically represented in Figure 1 below.



IEC

Figure 1 – IEC 62386 graphical overview

When this part of IEC 62386 refers to any of the clauses of the other two parts of the IEC 62386-1xx series, the extent to which such a clause is applicable and the order in which the tests are to be performed are specified. The other parts also include additional requirements, as necessary.

All numbers used in this International Standard are decimal numbers unless otherwise noted. Hexadecimal numbers are given in the format 0xVV, where VV is the value. Binary numbers are given in the format XXXXXXXXb or in the format XXXX XXXX, where X is 0 or 1, "x" in binary numbers means "don't care".

DIGITAL ADDRESSABLE LIGHTING INTERFACE –

Part 101: General requirements – System components

1 Scope

This part of IEC 62386 is applicable to system components in a bus system for control by digital signals of electronic lighting equipment which is in line with the requirements of IEC 61347 (all parts), with the addition of DC supplies.

NOTE Tests in this standard are type tests. Requirements for testing individual bus units during production are not included.

2 Normative references

The following documents are referred to in the text in such a way that some or all of their content constitutes requirements of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC 61347-1, *Lamp controlgear – Part 1: General and safety requirements*

IEC 62386-102:2014, *Digital addressable lighting interface – Part 102: General requirements – Control gear*
IEC 62386-102:2014/AMD1:—¹

IEC 62386-103:2014, *Digital addressable lighting interface – Part 103: General requirements – Control devices*
IEC 62386-103:2014/AMD1:—²

IEC 61000-4-11, *Electromagnetic compatibility (EMC) – Part 4-11: Testing and measurement techniques – Voltage dips, short interruptions and voltage variations immunity tests*

3 Terms and definitions

For the purposes of this document, the following terms and definitions apply.

ISO and IEC maintain terminological databases for use in standardization at the following addresses:

- IEC Electropedia: available at <http://www.electropedia.org/>
- ISO Online browsing platform: available at <http://www.iso.org/obp>

3.1

active state

phase of low level voltage during a transmission

Note 1 to entry: Noise and short pulses may be ignored and therefore do not change the state.

¹ Under preparation. Stage at the time of publication: IEC DECFDIS 62386-102/AMD1:2018.

² Under preparation. Stage at the time of publication: IEC RFDIS 62386-103/AMD1:2018.

3.2

advanced bus power supply

bus power supply capable of checking the bus for fault conditions before switching on its output continuously

Note 1 to entry: Examples of fault conditions are mains voltage connected to the bus or short circuit of the bus.

3.3

application controller

control device that is connected to the bus and sends commands in order to control input devices and/or control gear connected to the same bus

3.4

backward frame

frame used for backward transmission

3.5

backward transmission

transmission of data as a reply to and triggered by a forward transmission

3.6

bus

two-wire connection line carrying power and frames

3.7

bus powered

drawing the power for operation from the bus

3.8

bus power down

bus power interruption longer than 45 ms

3.9

bus power interruption

abnormal condition where the bus voltage is in the receiver low level voltage range, but not because of a transmitter being active

3.10

bus power supply

unit feeding defined energy to the bus

3.11

bus unit

logical unit or combination of logical units, containing one transmitter and optionally one receiver

Note 1 to entry: See 4.6.6.

3.12

charge overshoot

product of current overshoot time and current overshoot amplitude

Note 1 to entry: Within this standard the charge overshoot is a simple multiplication of the current overshoot time and the current overshoot amplitude.

3.13

collision

situation in which two or more transmitters are transmitting simultaneously

Note 1 to entry: Collisions can go unnoticed if the transmission timing is sufficiently similar and the transmitted frame content is identical.

3.14
command

forward transmission with appropriate information content, intended to cause a reaction in the receiver

Note 1 to entry: A receiver, having decoded a command can, when appropriate, decide to ignore the command.

Note 2 to entry: Refer to Parts 102, 103, 2xx, and 3xx of this standard for command definitions.

3.15
control device

device that is connected to the bus and sends commands to other devices (for example control gear) connected to the same bus

Note 1 to entry: Control devices can also receive commands and backward transmissions.

3.16
control gear

device that is connected to the bus and receives commands in order to control at least one output in a direct or indirect way

Note 1 to entry: The lamp controlgear of IEC 61347-1 can cover control gear.

3.17
current overshoot time

time per bit during which the current supplied by the bus power supply is above the allowed maximum of 250 mA after a transition from idle state to active state

Note 1 to entry: See 6.5.4.

3.18
destroy area

timeslot where a valid frame cannot be guaranteed and therefore the frame has to be invalidated

3.19
edge

change from active state to idle state or vice versa

3.20
event message

command sent by a control device in order to distribute information on the bus

3.21
externally powered

drawing the power for operation from a separate power supply

Note 1 to entry: The separate power supply can be mains power, DC power, etc.

3.22
forward frame

frame used for forward transmission

3.23
forward frame priority

property of a forward frame used to prioritise access to the bus

3.24

forward transmission

transmission of data initiated by a control device

Note 1 to entry: See also 3.5.

3.25

frame

set of consecutive bits followed by a stop condition

Note 1 to entry: See Clause 8 for the timing definition of a stop condition.

3.26

grey area

time slot containing the decision point separating adjacent time slots

Note 1 to entry: This means the decision is arbitrary. Typically the previous or next entry in a table should be used as an action. See Clause 8 for further information.

3.27

idle state

phase of high level voltage between and during transmissions

Note 1 to entry: Noise and short pulses may be ignored and therefore do not change the state.

3.28

input device

control device that is connected to the bus and sends commands using a multi-master transmitter in order to distribute information about user actions and/or sensor values

Note 1 to entry: Input devices do not transmit commands to control gear.

3.29

instance

signal processing unit of an input device

3.30

instruction

command transmitted to change one or more variables in a bus unit

3.31

integrated bus power supply

bus power supply integrated into a physical device also containing a bus unit

3.32

interface

terminals or wires for connection to the bus

3.33

logical unit

control gear or control device that conforms to IEC 62386-102 or IEC 62386-103

Note 1 to entry: See 4.6.6.

3.34

multi-master application controller

application controller that is intended to share the bus with other control devices and uses a multi-master transmitter

3.35

multi-master transmitter

transmitter following the multi-master timing and supporting collision detection, collision avoidance, and collision recovery methods

Note 1 to entry: Multi-master transmitters are used in control devices intended for multi-master control systems.

3.36

proprietary forward frame

frame other than a standard forward frame, reserved forward frame or backward frame

Note 1 to entry: Proprietary frames are intended for manufacturer-specific purposes

3.37

query

command transmitted to observe a variable in a bus unit

Note 1 to entry: A query can be followed by a backward frame.

3.38

receiver

part of a bus unit detecting and decoding frames on the bus

3.39

reserved

intended for future use by this standard

3.40

send-twice command

command transmitted by send-twice forward frames

Note 1 to entry: Refer to 9.3, Part 102, Part 103, Parts 2xx, and Parts 3xx of this standard for further details on send-twice commands.

3.41

send-twice forward frame

forward frame that needs to be transmitted twice with a limited settling time in order to be processed by the receiver

3.42

settling time

time during which the bus is in idle state after the last rising edge of one frame and before the first falling edge of the next frame

3.43

single master application controller

application controller that is intended not to share the bus with other control devices

3.44

standard forward frame

forward frame as defined and described in this series of standards

3.45

system failure

bus power interruption longer than 550 ms

3.46

transaction

uninterruptible set of one or more consecutive forward frames transmitted from a single control device, with zero or more backward frames

3.47

transmitter

part of a bus unit placing frames on the bus

3.48

voltage overshoot time

time per bit during which the voltage supplied by the bus power supply is above 20,5 V after a transition from active state to idle state

Note 1 to entry: See 6.5.4.

3.49

voltage undershoot time

time per bit during which the voltage supplied by the bus power supply is below 12,0 V after a transition from active state to idle state

Note 1 to entry: See 6.5.4.

3.50

frame accepted

frame that has been received and uses the correct frame type and data bit content

3.51

frame ignored

frame received but not accepted

3.52

frame received

frame with a valid start bit, valid data bits, and a stop condition

3.53

frame rejected

frame not received

4 General

4.1 Purpose

The standardisation of the digital addressable lighting interface is intended to achieve interoperable multi-vendor operation below the level of building management systems.

EN 50491 and ISO 14672 are not applicable for the purposes of this standard.

4.2 Version number

The version shall be in the format "x.y", where the major version number x is in the range of 0 to 62 and the minor version number y is in the range of 0 to 2. When the version number is encoded into a byte, the major version number x shall be placed in bits 7 to 2 and the minor version number y shall be placed in bits 1 to 0.

At each amendment to an edition of IEC 62386-101 the minor version number shall be incremented by one.

At a new edition of IEC 62386-101 the major version number shall be incremented by one and the minor version number shall be set to 0.

The current version number is "2.01".

NOTE Normally 2 amendments on IEC documents are made before a new edition is created.

4.3 System structure and architecture

A system conformant to this standard shall consist of the components listed in Table 1.

Table 1 – System components

Component	Quantity	For detailed information see
Bus power supply	≥ 1	Clause 6
Control gear	≥ 0	IEC 62386-102:2014 and IEC 62386-102:2014/AMD1:—
Application controller	≥ 1	IEC 62386-103:2014 and IEC 62386-103:2014/AMD1:—
Input devices	≥ 0	IEC 62386-103:2014 and IEC 62386-103:2014/AMD1:—
Bus	1	Subclause 4.8 and Clause A.2

In a system all bus units as well as the bus power supplies are connected in parallel to the bus.

NOTE As a consequence of this, every frame is visible to all power supplies, control gear, and control devices on the bus.

Figure 2 shows a system structure example.




Figure 2 – System structure example

See 4.8 for detailed information on the wiring and Annex 0 for information on possible system architectures.

4.4 System information flow

Figure 3 shows the different frame types that are used for communication between the bus units in a system. A backward frame is only ever transmitted in response to a forward frame.




Figure 3 – Communication between bus units (example)

A direct information flow from an input device to control gear is not allowed.

NOTE A system conforming to this standard can consist of an application controller and control gears only, see A.2.4. In such a system, user input does not result in 24 bit forward frames on the bus.

4.5 Command types

Bus units conforming to this standard shall use the following different types of commands for communication:

- event messages,
- instructions, and
- queries.

NOTE Refer to Part 102, Part 103, Parts 2xx and Parts 3xx for further details on event messages, instructions and queries.

4.6 Bus units

4.6.1 Transmitters and receivers in bus units

Table 2 gives a short summary of the different receivers and transmitters allowed for each bus unit. It is not allowed for a bus unit to transmit or receive other frames than the ones indicated in Table 2, except proprietary forward frames.

Table 2 – Transmitters and receivers in bus units

Bus unit	Receiver of	Transmitter of	
Control gear	16 bit forward frames	Backward frames, following the single master timing requirements ^a	
Input device	24 bit forward frames	24 bit forward frames	Following the multi-master timing requirements
		Backward frames ^a	
Multi-master application controller	24 bit forward frames	24 bit forward frames	
	16 bit forward frames ^b	16 bit forward frames	
	Backward frames	Backward frames ^a	
Single master application controller	Backward frames ^c	16 bit forward frames, following the single master timing requirements ^d	
^a No collision detection or collision avoidance methods shall be applied to backward frame transmissions.			
^b Only applicable when the multi-master application controller is able to process 16 bit forward frames transmitted by other application controllers.			
^c Only required if the single master application controller uses addressing or queries.			
^d A single master application controller can also send 24 bit frames if polling input devices.			

4.6.2 Control gear

A control gear shall be conformant to this standard and to Part 102 and the applicable Parts 2xx of IEC 62386.

It shall contain a receiver for 16-bit forward frames and a transmitter for transmitting backward frames. The backward frame transmitter shall conform to the timing requirements for a single master transmitter and shall not implement collision detection or recovery.

4.6.3 Input device

An input device shall be conformant to this standard and to Part 103 and the applicable Parts 3xx of IEC 62386.

It shall contain a multi-master transmitter following the multi-master transmitter timing requirements defined in 8.3 of this standard to transmit 24 bit forward frames. It shall also contain a transmitter to transmit backward frames. The backward frame transmitter shall conform to the timing requirements for a single master transmitter and shall not implement collision detection or recovery.

NOTE Although they are logically distinct objects, the multi-master transmitter and the backward frame transmitter can share the same hardware.

An input device shall contain a receiver to receive 24 bit forward frames transmitted by other control devices.

4.6.4 Single master application controller

A single-master application controller shall be conformant to this standard and to Part 103 of IEC 62386.

It shall contain a transmitter following the transmitter timing requirements defined in 8.1 of this standard.

NOTE 1 Typically, however, a single master application controller also contains a receiver to receive backward frames transmitted by control gear.

A single-master application controller shall use the commands defined in Part 102 and, if applicable, Parts 2xx of IEC 62386 to communicate with control gear.

NOTE 2 The control methods and algorithms of an application controller used for lighting control are not in the scope of IEC 62386.

4.6.5 Multi-master application controller

A multi-master application controller shall be conformant to this standard and to Part 103 of IEC 62386.

It shall contain a multi-master transmitter following the multi-master transmitter timing requirements defined in 8.3 of this standard. It shall contain a receiver to receive backward frames as well as forward frames transmitted by other control devices.

A multi-master application controller shall use the commands defined in Part 102 and, if applicable, Parts 2xx of IEC 62386 to communicate with control gear. It shall use the commands defined in Part 103 and, if applicable, Parts 3xx of IEC 62386 to communicate with control devices.

NOTE 1 A multi-master application controller can also receive and process 16 bit forward frames transmitted by other application controllers and/or react to queries.

NOTE 2 The control methods and algorithms of an application controller used for lighting control are not in the scope of IEC 62386.

NOTE 3 The standardisation of data exchange between different application controllers sharing the same bus is not in the scope of IEC 62386.

4.6.6 Sharing an interface

More than one logical unit may share one physical interface. Figure 4 shows an example where n logical units and a bus power supply share the physical interface.




Figure 4 – Example of a shared interface

An application controller may be built into a bus unit which also contains an input device, with both the application controller and the input device sharing the same physical interface. A bus unit of that kind shall support a command to deactivate the application controller, thus enabling the bus unit to be used in the same way as if it contained only the input device.

4.7 Bus power supply and load calculations

4.7.1 Current demand coverage

In one system the sum of all bus units' current consumption when not transmitting (see 5.5, Table 10) shall not exceed the sum of all bus supplies' guaranteed supply current (see 6.5.1, Table 13). See also Clause A.5.

Additional current is needed during transmission to drive dynamic processes such as charging capacitances within the system.

$$\sum I_{\text{BusUnit}} + I_{\text{DynamicProcesses}} \leq \sum I_{\text{Power Supply Guaranteed}}$$

There is no universally valid equation for calculating the current needed for dynamic processes since this current depends on the system wiring and system structure.

4.7.2 Maximum signal current compliance

The sum of all bus power supplies' maximum supply current connected to the bus shall never exceed 250 mA.

$$\sum I_{\text{Power Supply Guaranteed}} \leq \sum I_{\text{Power Supply Maximum}} \leq 250 \text{ mA}$$

4.7.3 Simplified system calculation

For a system consisting of just one bus power supply, bus powered bus units, and n externally powered bus units, e.g. control gear, the following simplification is recommended:

$$2 \text{ mA} \times n_{\text{Externally Powered Bus Units}} + \sum I_{\text{Bus Powered Bus Units}} \leq \frac{I_{\text{Power Supply Guaranteed}}}{1,2}$$

The factor 1,2 is a ballpark figure and takes additional current of 20 % needed for dynamic processes into account.

4.8 Wiring

4.8.1 Wiring structure

The bus wiring should be connected in a star topology, a linear topology or a mixture of both. The wiring shall not be done in a ring structure. The two leads which serve as the bus shall be located in the same cable or cable conduit. In the cable or cable conduit the two leads shall be next to each other in order to prevent unintended coupling to other signals.

NOTE Depending on local installation directives and insulation requirements the two wires can be located in the same cable as the mains power supply leads.

4.8.2 Wiring specification

Apart from transient effects during transmission, at all times during the operation of the system, the voltage across the interface of any device shall not differ by more than 2,0 V from the voltage across the interface of each and every other device connected to the bus. See also Clause A.1 for further details.

NOTE 1 The voltage drop depends on the sum of the supply currents of all power supplies, the specific resistance of the leads and the wiring length.

NOTE 2 This requirement can limit the total wiring length in the system.

4.9 Insulation

The minimum requirement for system components conformant to this standard shall be basic insulation as defined in IEC 61347-1.

4.10 Earthing of the bus

The requirement for system components conformant to this standard shall be as defined in IEC 61347-1.

NOTE Unexpected currents, caused by multiple connections of the circuit to protective earth, could cause fire in the bus wiring. Earthing could also break the safety requirements for certain luminaires.

4.11 Power interruptions at bus units

4.11.1 Different levels of power interruptions

Table 3 and Table 4 show the different levels of power interruptions at bus units.

Table 3 – Power-interruption timing of external power

Minimum	Typical	Maximum	Description
		200 ms	Short interruptions of external power supply ^a
> 200 ms		< 5 s	Grey area
5 s			External power cycle ^b
^a See 4.11.2.			
^b See 4.11.3.			

Table 4 – Power-interruption timing of bus power

Minimum	Typical	Maximum	Description
		40 ms	Short interruptions of bus power supply ^a
> 40 ms		< 45 ms	Grey area
45 ms			Bus power down ^b
> 450 ms		< 550 ms	Grey area for system failure
550 ms			System failure ^b
^a See 4.11.4.			
^b See Clause 3.			

4.11.2 Short power interruptions of external power supply

The requirements of 4.11 of this standard are applicable for bus units in steady state without communication on the bus.

NOTE 1 Steady state implies for example that the device has finished its power-up and is ready for the intended operation without any changes of the output in progress.

The corresponding tests shall be done with test methods and test equipment according to IEC 61000-4-11 at the minimum specified power supply voltage, with test voltage levels given in Table 5. For a.c. supply the voltage shift shall occur at zero crossing.

Table 5 – Short power interruptions

	Test levels
Test voltage level 1	70 %
Test voltage level 2	0 %
Number of periods with a.c. supply	10
Interruption time with d.c. supply	200 ms

During the power supply interruption a change of the state may occur. After the power supply interruption the bus unit shall be in, or shall re-establish within 30 min, the same state as before the interruption.

NOTE 2 The 30 min time limit is chosen to allow for the long re-ignition time of certain lamp types.

4.11.3 External power cycle

After an external power cycle (see Table 3), an externally powered bus unit shall apply power-on behaviour to all logical units simultaneously. During an external power cycle, a bus unit might still respond to commands.

NOTE The power-on behaviour is defined in Parts 102 and 103 of IEC 62386.

4.11.4 Short interruptions of bus power supply

Bus units shall not interpret short bus power interruptions of up to 40 ms as power down.

The corresponding tests shall be done at the minimum bus power supply voltage.

4.11.5 Bus power down

A bus powered bus unit may interpret bus power down as an external power cycle. It shall interpret system failure as an external power cycle. The behaviour shall apply to all logical units simultaneously. See Table 4.

4.11.6 System start-up timing

After external power-on a bus power supply shall be able to supply the guaranteed supply current given in Table 13 after the bus power supply start-up time specified in Table 6 at the latest.


A receiver shall be ready to receive frames within the maximum receiver start-up time specified in Table 6.

A transmitter or a multi-master transmitter shall not start transmissions earlier than the transmitter start-up time specified in Table 6.

Table 6 – Start-up timing

	Minimum	Typical	Maximum	Condition
Bus power supply start-up time			250 ms	Guaranteed supply current reached
Advanced bus power supply start-up time			400 ms	
Integrated bus power supply start-up time			400 ms ^a	
			5 s ^b	
Receiver start-up time for externally powered bus units, after external power cycle			450 ms ^e	
Receiver start-up time for externally powered bus units, after bus power down			100 ms	$U = 10 \text{ V}^d$
Receiver start-up time after bus power down for bus powered bus units			1 200 ms	
Transmitter start-up time	110 ms ^c			
Multi-master transmitter start-up time	110 ms			
^a Applicable if other bus power supplies are allowed in the system.				
^b Applicable if no other bus power supplies are allowed in the system.				
^c Not applicable for transmitters of bus units which cannot determine the bus state.				
^d Idle state, bus voltage measured at the interface of the bus unit.				
^e If an external power cycle occurred and the bus power is not available within 350 ms, the 100 ms timing is applicable.				

Figure 5 shows an example of the system start-up timing.



IEC

Figure 5 – Start up timing example

NOTE It follows from the provisions of this clause that a transmitter could be transmitting before all receivers are ready to receive.

5 Electrical specification

5.1 General

All voltages and currents refer to the interface of the bus unit.

The control interface shall be polarity insensitive, except when a bus power supply is integrated.

Over-voltage protection is optional, but recommended for the highest rated voltage of the system.

5.2 Marking of the interface

The interface shall be marked with "da" or "DA" (for data) on the bus unit. If colour coding is used, the colours representing the "da" or "DA" shall be given on the bus unit.

If there is more than one interface, additional marking shall be used to enable the interfaces to be distinguished from one another.

5.3 Capacitors between the interface and earth

If capacitors are connected between the interface circuit and any other part of the device, such as earth, these shall be connected from the negative side of the rectified interface signal. Such capacitors shall fulfil the insulation requirements given in 4.9.

NOTE The capacitance seen on the bus is affected by the capacitance to earth where a capacitor connected between the negative side of the interface and earth on one bus unit is used with another bus unit containing a capacitor connected between the positive side of the interface and earth.

5.4 Signal voltage rating

The voltage levels in the system during normal operation shall always be in the range of the nominal system voltage given in Table 7. All bus units as well as the bus power supplies shall withstand the absolute maximum system voltage given in Table 7. Testing shall be done with a current of maximum 260 mA for duration of 1 s.

NOTE 1 Voltages outside the nominal system voltage range might occur, as a result of ringing on the bus, for example.

Devices need to be polarity insensitive (see 5.1) or power supplies need to be able to withstand reverse voltages (see 9.7).

Table 7 – System voltage levels

	Minimum	Typical	Maximum
Nominal system voltage U	0 V		20,5 V
Absolute maximum system voltage	0 V		22,5 V

The voltage levels at the receiver interface shall be interpreted according to Table 8.

Table 8 – Receiver voltage levels

	Minimum	Typical	Maximum
High level voltage	9,5 V		22,5 V
Threshold voltage	> 6,5 V	8,0 V	< 9,5 V
Low level voltage	0 V		6,5 V

The voltage levels of a transmitter shall be as shown in Table 9.

Table 9 – Transmitter voltage levels

	Minimum	Typical	Maximum
Low level voltage	0 V		4,5 V
High level voltage ^a	10,0 V ^b		22,5 V
^a The high level voltage is not under control of a transmitter, but is determined by the power supply and its location on the bus. ^b 10 V is derived from the minimum power supply voltage of 12 V minus the maximum voltage drop of 2 V on the bus.			

5.5 Signal current rating

The relation between the current I_{BUS} and the voltage U at the interface of the bus unit shall be as shown in Table 10.

Table 10 – Current rating

	Minimum	Typical	Maximum	Condition
Externally powered bus unit current consumption I_{BUS} when not transmitting			2,0 mA	$0 \text{ V} \leq U \leq 22,5 \text{ V}$
Bus powered bus unit current consumption I_{BUS} when not transmitting			250 mA ^a	
Current consumption I_{BUS} when not transmitting	10 μA ^b			$U_{\text{TH}} \leq U \leq 22,5 \text{ V}$ ^c
Transmitter sink current	250 mA			$U \leq 4,5 \text{ V}$ ^d
^a This is the theoretical maximum current. In reality a device should consume less current. See 4.7, 5.6 and the text below. ^b The minimum current consumption is necessary for discharging the wiring capacitances and input capacitances of the bus units connected. ^c U_{TH} is the threshold voltage of the receiver. ^d This is the required resulting voltage when sinking the maximum current.				

Bus units shall not to draw more than their specified maximum current, not even during power up or power down. For bus powered units the actual value to use for testing is the documented maximum current consumption.

5.6 Marking of bus powered bus unit

If a bus unit is bus powered, the maximum current consumption in mA shall be shown in the literature. It is also recommended that this should be shown on the label.

The start-up time of a bus powered bus unit shall be shown in the literature and optionally on the label.

The maximum current shall take tolerances and temperature drift into account.

5.7 Signal rise time and fall time

The rise time t_{RISE} and fall time t_{FALL} of the signal shall fulfil the requirements given in Table 11. Figure 6 and Figure 7 illustrate the levels used for measuring t_{RISE} and t_{FALL} .

Table 11 – Signal rise and fall times

	Minimum	Typical	Maximum	Condition
$t_{\text{RISE}}, t_{\text{FALL}}$ for transmitter and multi-master transmitter	3 μs ^a			Measured between 10 % and 90 % of the signal voltage swing. The test shall be done at a bus voltage U_{BUS} of 20,5 V at 250 mA unless a bus power supply that has a I_{max} of 250 mA is integrated.
$t_{\text{RISE}}, t_{\text{FALL}}$ for transmitter			25 μs	Measured between: 4,5 V and 11,5 V at $U_{\text{BUS}} \geq 12$ V bus voltage 4,5 V and ($U_{\text{BUS}} - 0,5$ V) at $10 \text{ V} \leq U_{\text{BUS}} < 12$ V
$t_{\text{RISE}}, t_{\text{FALL}}$ for multi-master transmitter			15 μs	
^a The system resonance frequency depends on the system components including the wiring. Therefore there is no minimum value that ensures the absence of ringing in all cases. The minimum t_{RISE} and t_{FALL} should be considered to avoid EMI problems.				




Figure 6 – Maximum signal rise and fall time measurements




Figure 7 – Minimum signal rise and fall time measurements

NOTE It follows that any control gear/device causing a change of logic level on the bus by means of changing its own impedance, should change its impedance at a rate such that the timing requirements of Table 11 are met.

6 Bus power supply

6.1 General

A bus power supply can be a stand-alone bus power supply unit or it can be integrated with any bus unit into one physical device.

All voltages and currents refer to the interface of the bus power supply unit, whether integrated or not.

Apart from transient instances of discharging the capacitance of the bus and of any electrically passive components connected to the bus, a bus power supply shall, for bus voltages in the range of 0 V to 22,5 V, never draw a current of more than 1 mA from the bus, even if its own external power supply has failed. This requirement is inapplicable to power supplies with a maximum current rating of 250 mA.

6.2 Marking of the bus power supply terminals

In addition to the marking requirements defined in 5.2, the bus power supply terminals shall be marked with "+" and "-" to indicate the polarity. If colour coding is used, the colours representing the "+" and "-" shall be given on the bus power supply.

6.3 Capacitors between the interface and earth

If capacitors are connected from the interface circuit to any other part of the device, such as earth, these shall be connected from the negative side of the interface signal. Such capacitors shall fulfil the insulation requirements given in 4.9.

NOTE The capacitance seen on the bus is affected by the capacitance to earth where a capacitor connected between the negative side of the interface and earth on one bus unit is used with another bus unit containing a capacitor connected between the positive side of the interface and earth.

6.4 Voltage rating

The bus power supply shall withstand the voltages shown in Table 7. The bus power supply output voltage shall be as shown in Table 12.

Table 12 – Bus power supply output voltage

	Minimum	Typical	Maximum	Condition
Output voltage	12,0 V	16,0 V	20,5 V	Full supply voltage range, full load range, full temperature range, idle state

6.5 Current rating

6.5.1 General current rating

The current that the bus power supply is capable of providing to the bus shall be as shown in Table 13.

Both the maximum supply current and the guaranteed supply current shall be stated in the literature. It is also recommended that these should be shown on the label. The guaranteed supply current shall be an absolute minimum and the maximum supply current shall be an absolute maximum.

NOTE 1 Owing to internal power consumption the guaranteed supply current can be less than the maximum supply current when the bus power supply unit is integrated into a bus unit.

NOTE 2 Typically the maximum supply current is maximum at the minimum allowed temperature for the bus power supply, while the guaranteed supply current is minimum at the maximum allowed temperature of bus power supply.

NOTE 3 The bus power supply current and the transmitter sink current influence signal timing due to the wiring capacitance.

Table 13 – Bus power supply current rating

	Minimum	Typical	Maximum	Condition
Maximum supply current	Guaranteed supply current		250 mA	Full voltage range, full temperature range
Guaranteed supply current ^a	8,0 mA		Maximum supply current	$U = 12,0$ V, full temperature range
^a See also 4.7.				

6.5.2 Single bus power supply current rating

A bus power supply that is designed to be the only one in the system shall be marked with a maximum supply current of 250 mA. Such a power supply should be able to withstand any ringing on the bus; no test is provided.

NOTE The guaranteed supply current can be substantially lower than the maximum supply current.

6.5.3 Integrated bus power supply current rating

If a power supply is integrated into a bus unit and this bus power supply is the only allowed bus power supply in the system, the minimum transmitter sink current of this bus unit may be reduced to the maximum supply current of the bus power supply.

6.5.4 Dynamic behaviour of the bus power supply

The bus power supply behaviour in case of transitions from open to short circuit shall be as shown in Table 14 and Figure 8.

The bus power supply behaviour in case of transitions from short to open circuit shall be as shown in Table 14 and Figure 9.

Table 14 – Bus power supply dynamic behaviour

	Minimum	Typical	Maximum	Condition
Voltage undershoot amplitude			0,5 V	Transition from short to open circuit
Voltage undershoot time			100 μ s	
Voltage overshoot amplitude			2,0 V	
Voltage overshoot time			100 μ s	
Voltage rise time			10 μ s	Measured from 0 V to 12 V
Current overshoot amplitude			200 mA	2,5 V/ μ s transition from open to short circuit
Current overshoot time			10 μ s	
Charge overshoot			1 μ As	

If there is more than one overshoot/undershoot, the highest amplitude shall be taken as overshoot/undershoot amplitude. The sum of all overshoot/undershoot times shall be used as overshoot/undershoot time.




Figure 8 – Bus power supply current behaviour




Figure 9 – Bus power supply voltage behaviour

6.6 Bus power supply timing requirements

6.6.1 Short power supply interruptions

The requirements of 4.11.1 and 4.11.2 apply with the following addition:

The bus power supply shall interrupt the bus power for less than 450 ms.

This requirement means that short power supply interruptions do not cause system failure. However any interruption of the bus power longer than 40 ms may have an effect on bus powered devices. Therefore it is recommended that the bus power interruption should not exceed 40 ms.

6.6.2 Short circuit behaviour

On detection of a short circuit which exists for longer than the minimum shutdown delay time given in Table 15, the bus power supply may shut down for a period up to the maximum restart period given in Table 15. On each restart the power supply shall turn on the output for at least the minimum retry time given in Table 15.

NOTE A system failure condition cannot be caused solely by the behaviour of a power supply conforming to these requirements.

Table 15 – Short circuit timing behaviour

	Minimum	Typical	Maximum
Shutdown delay time	600 ms		
Retry time	150 ms ^a		
Restart period			15 s
^a A minimum retry time of 600 ms is recommended.			

In a system, there shall be not more than one power supply with the mechanism described above.

If a bus power supply uses the mechanism described above, this shall be stated in the literature. It is also recommended that the information about this shutdown mechanism be shown on the label.

Bus power supplies without the shutdown mechanism described above shall be short circuit proof.

7 Transmission protocol structure

7.1 General

The encoding of forward frames and of backward frames shall be as described in the following subclauses. Figure 10 shows an example of a frame. The most significant bit shall always be transmitted first, immediately after the start bit. The least significant bit shall always be transmitted last, immediately before the stop condition. The bit numbering shall always be zero-based. Thus the most significant bit of an n -bit frame shall be bit $n-1$.




Figure 10 – Frame example

7.2 Bit encoding

7.2.1 Start bit and data bit encoding

The start bit as well as the data bits shall be bi-phase encoded. A logical 1 shall contain a rising edge inside the encoded bit; a logical 0 shall contain a falling edge inside the encoded bit, as shown in Figure 11.



Figure 11 – Bi-phase encoded bits

A start bit shall be encoded as logical 1.

7.2.2 Stop condition encoding

The stop condition shall be encoded as idle state. The stop condition shall start at the last rising edge.

NOTE If the last bit of the frame is logical 1, the stop condition begins inside this bit. If the last bit of the frame is logical 0, the stop condition begins at the end of this bit.

7.3 Frame description

A frame shall consist of:

- 1 start bit
- n data bits
- 1 stop condition

NOTE 1 The number of data bits n depends on the type of frame.

NOTE 2 A frame with n data bits is called an n bit frame.

7.4 Frame types

7.4.1 16 bit forward frame

A 16 bit forward frame shall contain $n = 16$ data bits.

NOTE This type of forward frame can be used to communicate with control gear conformant to IEC 62386-102.

7.4.2 24 bit forward frame

A 24 bit forward frame shall contain $n = 24$ data bits.

NOTE This type of forward frame can be used by and to communicate with control devices conformant to IEC 62386-103.

7.4.3 Reserved forward frame

Frames with $n = 20$ or $n = 32$ data bits are reserved forward frames. They shall not be used.

7.4.4 Backward frame

A backward frame shall contain $n = 8$ data bits.

Backward frames shall be used only as answers to forward frames.

7.4.5 Proprietary forward frames

There are two kinds of proprietary forward frames.

- Proprietary forward frames which differ from the forward frames defined or reserved in this standard in the number of data bits. Such proprietary forward frames shall trigger a frame size violation in bus units which are not designed to interpret them.
- Proprietary forward frames which differ from the forward frames defined or reserved in this standard in the start bit, data bit or stop condition encoding. Such proprietary forward frames shall trigger a bit timing violation in bus units which are not designed to interpret them.

A transmitter sending proprietary forward frames shall comply with the frame sequence timing requirements given in Table 17.

A multi master transmitter sending proprietary forward frames shall comply with the frame sequence timing requirements given in Table 22 and shall use by default priority 5 only, until configured otherwise.

NOTE Proprietary forward frames can trigger backward frames.

A receiver designed for proprietary frames with $n = 8$ to $n = 15$ bits can distinguish such frames from overlapping backward frames by a variety of methods. Nevertheless it is recommended that such designs be avoided.

8 Timing

8.1 Transmitter timing

8.1.1 Transmitter bit timing

The transmitter bit timing shall conform to the limits shown in Table 16. Figure 12 illustrates a portion of a typical frame.

NOTE 1 This timing definition is used for control gear and single master control devices. Multi-master control devices are subject to tighter timing constraints. See 8.2.5.

NOTE 2 See Clause A.4 for further details on the change in timing definitions with the change from Edition 1 to Edition 2 of this standard.

Regardless of the low level voltage and the high level voltage, the timing is measured at a level of 8,0 V.




Figure 12 – Bit timing example

Table 16 – Transmitter bit timing

	Minimum	Typical	Maximum
Half bit time $t_{\text{HIGH}}, t_{\text{LOW}}$	366,7 μs	416,7 μs	466,7 μs
Double half bit time $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	733,3 μs	833,3 μs	933,3 μs
Stop condition time T_{STOP}	2 450 μs		

8.1.2 Transmitter frame sequence timing

Figure 13 shows the settling time between two consecutive frames.




Figure 13 – Settling time illustration

For the settling time the values given in Table 17 shall apply.

NOTE When designing a bus powered bus unit, the minimum transmitter settling time can be regarded as a period during which power can reliably be drawn from the bus.

Table 17 – Transmitter settling time values

	Minimum	Typical	Maximum
Settling time between a forward frame and a backward frame ^a	5,5 ms		10,5 ms
Settling time between any other frame and a forward frame	13,5 ms ^b		75,0 ms ^c
^a A transmitter shall start the transmission of its backward frame (if any) within the timeslot defined in this table, regardless of whether any other transmitter has already started to transmit a backward frame of its own. The settling time apparent on the bus will naturally depend upon the timing of the first backward frame transmitted; the notional settling time for later backward frames can be regarded as a delay time. ^b Also applicable after overlapping backward frames causing a receiver bit timing violation or a receiver frame size violation. ^c Only applicable for send-twice forward frames, see 9.3.			

8.2 Receiver timing

8.2.1 Receiver bit timing

A receiver shall receive or reject frames according to the bit timing requirements as follows.

It is recommended that short pulses and spikes should be ignored.

For logical bits starting with an edge, the timing given in Table 18 shall apply to the duration from this starting edge, to the next edge. This period can be the first half-bit of a start bit, or a stop condition, or the first half-bit of another logical bit where the previous logical bit is of the same value.

The timing in Table 19 shall apply from the edge inside a logical bit, to the next edge. This period can be a half bit, a double half bit or a stop condition.

Figure 14 shows which table is applicable at which time period in an example.

After the minimum stop condition given in Table 18 and Table 19, a frame is regarded as having been received.

NOTE 2 For the significance of this, see 9.8.

NOTE 3 Receiving a valid backward frame does not necessarily imply that it was sent by a single transmitter as backward frames can overlap synchronously, or nearly so.

Table 18 – Receiver timing starting at the beginning of a logical bit

Minimum	Typical	Maximum	Description
		< 333,3 μ s	Grey area
333,3 μ s	416,7 μ s	500 μ s	Half bit
> 500 μ s		< 750 μ s	Grey area
750 μ s		1 400 μ s ^a 45 ms ^b	Bit timing violation
> 1 400 μ s ^a		< 2 400 μ s ^a	Grey area
2 400 μ s ^a			Stop condition
^a Only applicable for idle state. ^b Only applicable for active state. Active state longer than 45 ms shall be interpreted as bus power down.			

Table 19 – Receiver timing starting at an edge inside of a logical bit

Minimum	Typical	Maximum	Description
		< 333,3 μ s	Grey area
333,3 μ s	416,7 μ s	500 μ s	Half bit
> 500 μ s		< 666,7 μ s	Grey area ^c
666,7 μ s	833,3 μ s	1 000 μ s	2 half bits
> 1 000 μ s		< 1 200 μ s	Grey area
1 200 μ s		1 400 μ s ^a 45 ms ^b	Bit timing violation
> 1 400 μ s ^a		< 2 400 μ s ^a	Grey area
2 400 μ s ^a			Stop condition
^a Only applicable for idle state. ^b Only applicable for active state. Active state longer than 45 ms shall be interpreted as bus power down. ^c If an edge occurs after a time within the grey area, the receiver can conclude that it is a timing violation. This can be caused for example, by overlapping backward frames.			




Figure 14 – Receiver timing decision example

8.2.2 Receiver bit timing violation

If a receiver detects a bit timing violation it shall reject the frame, except in case of a backward frame. See 8.2.5.

After the detection of a bit timing violation, the receiver shall be ready for decoding the next frame immediately after detection of a stop condition.

NOTE A receiver bit timing violation could be the result of more than one transmitter being active, e. g. in case of overlapping backward frames.

8.2.3 Receiver frame size violation

If a receiver detects a frame with a number of data bits not supported by that receiver, this shall trigger a frame size violation and shall be ignored, except in case of a backward frame, see 8.2.5.

After a frame size violation the receiver shall be ready to decode the next frame immediately after the detection of a stop condition.

NOTE A receiver frame size violation could be the result of more than one transmitter being active, or the result of a proprietary forward frame, see 7.4.5.

8.2.4 Receiver frame sequence timing

Decoding of a new frame shall only start after detection of a stop condition.

NOTE This requirement ensures that for example, a 24-bit forward frame is not interpreted as a 16-bit forward frame when the receiver starts up during the transmission of the 24-bit forward frame.

A receiver shall accept frame sequences with the settling times given in Table 20.

Table 20 – Receiver settling time values

	Minimum	Typical	Maximum	Description
Settling time between forward frame and backward frame	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms		12,4 ms	Frame shall be interpreted as backward frame.
	> 12,4 ms		< 13,4 ms	Grey area ^b
	13,4 ms			Frame shall not be interpreted as backward frame.
Settling time between forward frame and forward frame	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms			Frame shall be interpreted as forward frame.
Settling time between first and second forward frame of send-twice forward frames ^c	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms		94 ms	Frames shall be interpreted as send-twice forward frames.
	> 94 ms		< 105 ms	Grey area ^{c d}
	105 ms			Frames shall be interpreted as two separate forward frames.
Settling time between backward frame and forward frame	> 1,4 ms ^a		< 2,4 ms	Grey area ^b
	2,4 ms			Frame shall be interpreted as forward frame.
^a Because of the definition of the stop condition this is the minimum time to distinguish frames. ^b Frames within this area can be interpreted in multiple ways. ^c See 9.3. ^d Frames within this area can be interpreted as send-twice forward frames or as two separate forward frames.				

8.2.5 Reception of backward frames

The reception of a backward frame shall start with the first active state after the forward frame which triggered the backward frame if this first active state is detected within a maximum of 13,4 ms settling time.

If this frame triggers a frame size violation or bit timing violation, it shall be interpreted as a backward frame. Such a frame might contain information that is worth processing in certain cases. See also 7.4.4 and 9.5.2.

8.3 Multi-master transmitter timing

8.3.1 Multi-master transmitter bit timing

The multi-master transmitter bit timing shall be according to the values given in Table 21. Figure 12 illustrates a portion of a typical frame.

Regardless of the low level voltage and the high level voltage, the timing is measured at a level of 8,0 V.

Table 21 – Multi-master transmitter bit timing

	Minimum	Typical	Maximum
Half bit time $t_{\text{HIGH}}, t_{\text{LOW}}$	400,0 μs	416,7 μs	433,3 μs
Double half bit time $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	800,0 μs	833,3 μs	866,7 μs
Stop condition time T_{STOP}	2 450 μs		

A multi-master transmitter shall follow the rules of collision avoidance (see 9.1.2), collision detection (see 9.1.3), and collision recovery (see 9.1.4).

8.3.2 Multi-master transmitter frame sequence timing

In order to minimise the probability of collisions, different frame priorities shall be realised using different settling times.

NOTE 1 The usage of the forward frame priorities is described in IEC 62386-103.

Figure 13 shows the settling time between two consecutive frames.

For the settling time of frames with different priorities, the values given in Table 22 shall apply.

NOTE 2 When designing a bus powered bus unit, the minimum transmitter settling time can be regarded as a period during which power can reliably be drawn from the bus.

Table 22 – Multi-master transmitter settling time values


Settling time between	Minimum	Typical	Maximum
Forward frame and backward frame ^a	5,5 ms		10,5 ms
Any frame and forward frame (priority 1) ^b	13,5 ms	^c	14,7 ms ^d
Any frame and forward frame (priority 2) ^b	14,9 ms	^c	16,1 ms ^d
Any frame and forward frame (priority 3) ^b	16,3 ms	^c	17,7 ms ^d
Any frame and forward frame (priority 4) ^b	17,9 ms	^c	19,3 ms ^d
Any frame and forward frame (priority 5) ^b	19,5 ms	^c	21,1 ms ^d
^a This is a delay time where the backward frame can start regardless of transitions in between. ^b Also applicable after overlapping backward frames causing a receiver bit timing violation or a receiver frame size violation. ^c It is strongly recommended that a multi-master transmitter starts its transmission at a random point of time within the minimum and maximum settling time corresponding to the intended priority, as this helps in avoiding collisions. Clock tolerances need to be considered. ^d When a multi-master transmitter intends to send a frame with a certain priority but the maximum settling time for this priority has already passed, the transmitter can start its transmission immediately considering collision avoidance.			

9 Method of operation

9.8 Dealing with frames and commands

9.8.1 General

The flow from the moment a number of bits are received on bus interface until a command is executed is illustrated in Figure 20. The conditions to enter the next state are described below. Subclause 9.8 does not necessarily apply when using proprietary forward frames.



IEC

Figure 20 – Dealing with frames and commands

9.8.2 Frame received or rejected

Any frame consisting of valid bits and a stop condition shall be considered received, otherwise it shall be considered rejected.

9.8.3 Frame accepted or ignored

Any received frame that uses the correct frame type and correct number of data bits for a particular receiver shall be considered accepted, otherwise it shall be considered ignored.

9.8.4 Command accepted or ignored

Any accepted frame shall be analysed for content. If the content forms a command, this command shall be accepted, otherwise it shall be considered as an ignored command.

NOTE Further details on commands are given in IEC 62386-102, IEC 62386-103, the IEC 62386-2xx series and the IEC 62386-3xx series.

9.8.5 Command executed or discarded

Any accepted command shall be executed in the settling time between the frame in which it was received and the next possible frame on the bus, except when explicitly stated otherwise in the description of the command. Execution of the command could depend on resources to handle the command.

Accepted commands that are not executed are considered discarded.

NOTE 1 The next frame on the bus could be a new command or the answer to the received command.

NOTE 2 This timing requirement refers to the change of and the reaction to internal signals of a bus unit. The delay time between external signals and internal signals of a bus unit is not in the scope of this standard, but could be a performance issue of a system.

The refresh rate of internal variables (for example a status) should be such that a correct new value can be observed immediately following a command that changes this value (for example a configuration command), except when explicitly stated otherwise in the description of the command.

The execution of a command may involve the triggering of a process which itself takes longer than the settling time between frames.

NOTE 3 An example for such a process is a running fade.

9.1 Collision avoidance, collision detection and collision recovery

9.1.1 General

Collision avoidance (9.1.2), collision detection (9.1.3), and collision recovery (9.1.4) apply to multi-master transmitters only. They do not apply to backward transmissions.

A multi-master transmitter shall always attempt to avoid collisions before sending a forward frame.

As collisions cannot be avoided in all situations, a collision detection mechanism is necessary. A transmitter detecting a collision shall always cancel its own transmission immediately.

If after collision detection the resulting signal on the bus violates the timing requirements of 9.1.3, a collision recovery mechanism shall be applied.

9.1.2 Collision avoidance

Collision avoidance shall be achieved by checking the settling time before transmitting a forward frame. This implies that a multi-master transmitter shall not start a transmission when the bus is not in idle state.

NOTE The settling time depends on the frame priority used.

9.1.3 Collision detection

Collision detection shall be applied during the transmission of any forward frame.

When the resulting signal on the bus Table 24 is not identical to the signal the multi-master transmitter intended to transmit, the multi-master transmitter shall immediately stop its transmission.

When the transmitter that stopped its transmission can guarantee that the timing of the signal created before stopping the transmission does not meet one of the destroy areas given in Table 23 and Table 24, it shall return to collision avoidance as described in 9.1.2. The transmitter might restart its transmission when it is still required. See also Clause A.3.

Otherwise the transmitter that stopped its transmission shall check the timing of the signal on the bus:

- When the timing of the resulting signal does not meet one of the destroy areas given in Table 23 and Table 24, the transmitter shall return to collision avoidance as described in 9.1.2. The transmitter might restart its transmission when it is still required.

NOTE 1 In this case the resulting frame on the bus is still a valid forward frame and can be received by any bus unit on the bus.

- When the timing of the resulting signal on the bus meets one of the destroy areas given in Table 23 and Table 24, the transmitter shall follow the collision recovery method described in 9.1.4. After collision recovery the transmitter might restart its transmission.

NOTE 2 In this case there would be a risk that one or more devices connected to the bus could interpret the frame as containing relevant data, whilst others could reject it. This risk is averted by destroying the frame and thereby ensuring that all receivers will regard it as invalid.

Table 23 – Checking a logical bit, starting at an edge at the beginning of the bit

Minimum	Typical	Maximum	Description
		< 100 µs	Grey area ^c
100 µs		356,7 µs	Destroy area ^a
> 356,7 µs		< 400,0 µs	Grey area
400,0 µs		433,3 µs	Valid half bit
> 433,3 µs		< 476,7 µs	Grey area
476,7 µs			Destroy area ^{a,b}
^a Signals within the destroy area shall lead to collision recovery described in 9.1.4. ^b Only applicable for active state. ^c Pulses in that grey area may be ignored and not considered in decisions on timing as they may result from noise.			

Table 24 – Checking a logical bit, starting at an edge inside the bit

Minimum	Typical	Maximum	Description
		< 100 µs	Grey area ^c
100 µs		356,7 µs	Destroy area ^a
> 356,7 µs		< 400,0 µs	Grey area
400,0 µs		433,3 µs	Valid half bit
> 433,3 µs		< 476,7 µs	Grey area
476,7 µs		723,3 µs	Destroy area ^a
> 723,3 µs		< 800,0 µs	Grey area
800,0 µs	833,3 µs	866,7 µs	2 valid half bits
> 866,7 µs		< 943,3 µs	Grey area
943,3 µs			Destroy area ^{a,b}
^a Signals within the destroy area shall lead to collision recovery described in 9.1.4. ^b Only applicable for active state. ^c Pulses in that grey area may be ignored and not considered in decisions on timing as they may result from noise.			

The signal delay times of the transmitter and the receiver necessary for the check need to be taken into account when at multi-master transmitters. See Clause A.3.

Figure 15 shows which table is applicable at which time period in an example.




Figure 15 – Collision detection timing decision example

9.1.4 Collision recovery

When starting the collision recovery the multi-master transmitter shall force the bus to active state for the break time t_{BREAK} given in Table 25 within 450 μs at the latest.

NOTE 1 This results in all bus units detecting a bit timing violation. All multi-master transmitters will enter the collision recovery process.

After the break time the multi-master transmitter shall check the bus. If the bus is in active state, the multi-master transmitter shall return to collision avoidance as described in 9.1.2. Otherwise the multi-master transmitter shall return to collision avoidance as described in 9.1.2 also, but it shall restart its original transmission with a reduced settling time t_{RECOVER} .

NOTE 2 By this method the last transmitter releasing the bus will be the first restarting to transmit its forward frame.

Table 25 – Collision recovery timing

	Minimum	Typical	Maximum
Break time t_{BREAK}	1,2 ms		1,4 ms
Recovery time t_{RECOVER}	4,0 ms	^a	4,6 ms
^a It is strongly recommended that a multi-master transmitter start its transmission at a random point of time in the interval between the minimum and maximum recovery time, as this helps in avoiding collisions.			

When using proprietary frames this break time may not be long enough to guarantee detection. Care should be taken that the proprietary frame is still valid or a proprietary solution should be in place for these frames.

Figure 16 shows an example of the collision recovery mechanism:

Multi-master transmitter 1 detects a collision at point A of the frame it is intending to transmit and immediately forces the bus to active state for the break time t_{BREAK} . Multi-master transmitter 2 now detects the collision at point B of the frame it is intending to transmit. It also forces the bus to active state for the break time t_{BREAK} .

At the end of the break time t_{BREAK} of multi-master transmitter 1 the bus is still in active state (point C). Therefore multi-master transmitter 1 enters collision avoidance with the normal settling time depending on the priority of the forward frame to be transmitted. The settling time of multi-master transmitter 1 begins when the bus returns to idle state.

At the end of the break time of multi-master transmitter 2 the bus returns to idle state (point D). Therefore multi-master transmitter 2 enters collision avoidance with the reduced settling time t_{RECOVER} . As a consequence transmitter 2 will restart its transmission whilst transmitter 1 is still waiting for the end of its settling time.




Figure 16 – Collision recovery example

NOTE 3 The traces of multi-master transmitter 1 and multi-master transmitter 2 are shown only for explanation and cannot be measured in a real system, where only the signal labelled Bus occurs.

9.2 Transactions

This subclause shall apply for multi-master transmitters only.

The purpose of transactions is to ensure that a sequence of commands sent by one control device cannot be interrupted by another control device.

The first frame of the transaction shall be sent with priority 2, 3, 4 or 5. All remaining forward frames of the transaction shall be sent with priority 1. The priority of the first frame of a transaction shall depend on the primary purpose of the transaction. See IEC 62386-103 for details on priorities.

NOTE By definition a transaction can consist of a single forward frame.

Except during commissioning, a single transaction should not exceed a total duration of 400 ms so that more than one control device can get access to the bus in a reasonable time. The total duration of successively transmitted transactions from a single control device should not exceed 400 ms without at least one multi-master transmitter settling time exceeding the maximum settling time for priority 5.

9.3 Send-twice forward frames and send-twice commands

Some of the commands defined in IEC 62386-102, IEC 62386-103, the IEC 62386-2xx series and the IEC 62386-3xx series need to be accepted twice within a defined period of time before being executed. Control devices shall use send-twice forward frames for transmission of such commands.

A transmitter shall transmit two identical forward frames which make up a send-twice forward frame:

- with a settling time as shown in Table 17; see footnote c in the table, and
- without any other forward frame in-between.

A multi-master transmitter shall transmit two identical forward frames which make up a send-twice forward frame as a transaction.

A receiver shall accept two consecutive forward frames as a send-twice forward frame, if all of the following conditions hold:

- the settling time between the two identical forward frames is less or equal to the maximum receiver settling time given in Table 20;
- no active state occurs in between the two forward frames;
- the two forward frames are identical.

If any one of the above conditions is not met, the receiver shall interpret all frames as separate forward frames. Consequently the last forward frame received in this context may be interpreted as the first forward frame of a new pair of send-twice forward frames.

9.4 Command iteration

Some of the commands defined in Parts 102, 103, 2xx, and 3xx of this series trigger and extend appropriate functions when repeated periodically.

In addition to the requirements given in 8.1 and 8.3 of this standard, a transmitter shall transmit the commands of a command iteration following the requirements given in Table 26.

NOTE There could be other frames sent in-between the frames of a command iteration.

Table 26 – Transmitter command iteration timing

	Minimum	Typical	Maximum	Description
Transmitter command iteration interval			175 ms	Measured between the last rising edge of one frame and the last rising edge of the next following frame of a command iteration.

A receiver shall trigger the appropriate function when the frame of the first command of command iteration is accepted.

A receiver shall extend the appropriate function after each acceptance of the command if the frame is received before the maximum receiver command iteration timeout given in Table 27, even if other frames are received within the command iteration.

Table 27 – Receiver command iteration timing

	Minimum	Typical	Maximum	Description
Receiver command iteration timeout ^a	12,6 ms		180 ms	Accept as command of a command iteration.
	> 180 ms		< 220 ms	Grey area
	220 ms			Reject as command of a command iteration.
^a Measured between the point of time one frame of the command iteration was received and the next following frame was received; see 8.2.1.				

9.5 Usage of a shared interface

9.5.1 General

This subclause applies only to products where more than one logical unit or instance share the same physical interface.

9.5.2 Backward frames

The transmitter shall transmit a valid backward frame if the content of the backward frame of all logical units is identical. The answer NO to a query shall not be considered a backward frame with content.

If the content is not identical, the transmitter shall transmit a corrupted backward frame that contains an active state of at least 1 300 μs and maximum 2 000 μs .

NOTE This is to simulate overlapping backward frames.

9.5.3 Forward frames

The transmitter shall transmit the forward frames generated within the bus unit sequentially considering the priorities.

NOTE This is to ensure that a bus unit does not cause internally generated collisions.

9.6 Use of multiple bus power supplies

The sum of the maximum supply current of all bus power supply units connected to the bus shall not exceed 250 mA.

Bus power supplies shall not be connected to the bus with reversed polarity, however all power supplies shall be protected for such cases.

NOTE 1 In particular, the power dissipation has to be taken into account in such case of faulty wiring, as the voltage can be – 22,5 V worst case. A Zener-diode could be used.

NOTE 2 Whenever multiple power supplies are used the system might not have enough power to continue normal operation when one of the power supplies fails.

NOTE 3 See also Clause A.5.

9.7 Command execution

A command, having been received as described in 8.2, shall then be executed in the settling time between the frame in which it was received and the next possible frame on the bus, except when explicitly stated otherwise in the description of the command.

NOTE 1 The next frame on the bus could be a new command or the answer to the received command.

NOTE 2 This timing requirement refers to the change of and the reaction to internal signals of a bus unit. The delay time between external signals and internal signals of a bus unit is not in the scope of this standard, but could be a performance issue of a system.

The refresh rate of internal variables (for example a status) should be such that a correct new value can be observed immediately following a command that changes this value (for example a configuration command), except when explicitly stated otherwise in the description of the command.

The execution of a command may involve the triggering of a process which itself takes longer than the settling time between frames.

NOTE 3 An example for such a process is a running fade.

10 Declaration of variables

There are no variables for control gear or control devices defined in this standard.

11 Definition of commands

There are no commands for control gear or control devices defined in this standard.

12 Test procedures

Void

Annex A (informative)

Background information for systems

A.1 Wiring information

The sum of the resistive voltage drop is one of the factors limiting the system size. The voltage drop ΔU on the bus shall be less or equal 2,0 V. It depends on the bus supply current I_B and the total resistance R_T of the wiring:

$$\Delta U = R_T \times I_B$$

The total resistance R_T of the wiring depends on the specific resistance ρ of the wires used, the cross-section A of the wires and the wiring length L :

$$R_T = 2 \times \rho \times \frac{L}{A}$$

NOTE 1 For the total resistance the length has to be doubled, since two wires are necessary for the bus, hence the factor two in the formula.

NOTE 2 The specific resistance is temperature dependent.

For the maximum allowed voltage drop of $\Delta U = 2,0$ V and the maximum allowed bus supply current of $I_B = 250$ mA the following relation between cross-section A and wiring length L can be derived from the above formulae:

$$L = 4 \Omega \times \frac{A}{\rho}$$

Table A.1 shows the maximum cable length L between any two bus units or bus power supplies for different wiring cross sections A and wiring materials at different temperatures.

Table A.1 – Maximum cable length

Material	A in mm ²	Maximum cable length L in m		
		25 °C	50 °C	75 °C
Copper	0,14	31	28	26
	0,50	112	102	93
	0,75	168	153	140
	1,00	224	204	187
	1,50	300 ^a	300 ^a	281
	2,00	300 ^a	300 ^a	300 ^a
	2,50	300 ^a	300 ^a	300 ^a
Aluminium	0,14	19	17	16
	0,50	68	62	57
	0,75	102	93	86
	1,00	136	125	115
	1,50	205	187	172
	2,00	273	250	230
	2,50	300 ^a	300 ^a	288
^a Cable lengths of more than 300 m are not recommended.				

A.2 System architectures

A.2.1 General

Architectures mentioned in this annex are to be seen as examples. Other architectures are also possible.

A.2.2 Single master architecture

A lighting control system in a single master architecture may consist of:

- a bus power supply,
- a single master application controller,
- at least one control gear, and

Figure A.1 shows an example where the single master application controller shares the physical interface with the bus power supply.

The single master application controller may be equipped with:

- buttons and sensors,
- terminals for connection to buttons and sensors, or
- communication interfaces to other bus systems.




Figure A.1 – Single master architecture example

In such a system architecture the single master application controller uses 16 bit forward frames to transmit commands to the control gear.


NOTE Control gear commands are defined in Parts 102 and 2xx of IEC 62386 .

A.2.3 Multi-master architecture with one application controller

A lighting control system in multi-master architecture with one application controller may consist of:

- a bus power supply,
- a multi-master application controller,
- at least one input device, and
- at least one control gear.

Figure A.2 shows an example of a system with one multi-master application controller and two input devices.



IEC

Figure A.2 – Multi-master architecture example with one application controller

In such a system architecture the multi-master application controller uses 16 bit forward frames to transmit commands to the control gear. It may use 24 bit forward frames to configure and control the input devices. The input devices use 24 bit forward frames to transmit information to the application controller.

NOTE Control gear commands are defined in Parts 102 and 2xx of IEC 62386. Commands for communication between multi-master application controller and input devices are defined in Parts 103 and 3xx of IEC 62386.

A.2.4 Multi-master architecture with more than one application controller

A lighting control system in multi-master architecture with more than one application controller may consist of:

- a bus power supply,
- at least two multi-master application controllers, and
- at least one control gear.

Figure A.3 shows an example of a system with two application controllers.




Figure A.3 – Multi-master architecture example with two application controllers

In such a system architecture the two multi-master application controllers use 16 bit forward frames to transmit commands to the control gear. Since more than one multi-master application controllers have control over the system it is clear that these multi-master application controllers shall be able to cooperate in order to ensure some level of system integrity.

NOTE 1 Control gear commands are defined in Parts 102 and 2xx of IEC 62386.


NOTE 2 The two multi-master application controllers can communicate with each other using 24 bit forward frames.

A.2.5 Multi-master architecture with integrated input device

A lighting control system with a multi-master architecture with an integrated input device may consist of:

- a bus power supply,
- at least one multi-master application controller,
- at least one input device integrated into a multi-master application controller, and
- at least one control gear.

Figure A.4 shows an example of a system with an integrated input device.



IEC

Figure A.4 – Multi-master architecture example with integrated input device

There are two possible modes of operation.

- Multi-master application controller 1 is the only control device which transmits 16 bit forward frames to the control gear. It receives and processes 24 bit forward frames from the input device. The multi-master application controller 2 is disabled in this case.
- Both multi-master application controllers transmit 16 bit forward frames to the control gear and both multi-master application controllers receive and process 24 bit forward frames from the input device. Since more than one multi-master application controller has control over the system, it is clear that these two multi-master application controllers shall be able to cooperate in order to ensure some level of system integrity. The multi-master application controller 2 and the input device can act as one or as two logical units on the bus.

NOTE 1 Control gear commands are defined in Parts 102 and 2xx of IEC 62386.

NOTE 2 The two multi-master application controllers can communicate with each other using 24 bit forward frames.

A.2.6 Multi-master architecture with integrated input device and power supply

A lighting control system in multi-master architecture with an integrated input device and integrated bus power supply may consist of:

- zero or more input devices,
- at least one input device and bus power supply integrated into a multi-master application controller, and
- at least one control gear.

Figure A.5 shows an example of a system with an integrated input device and integrated bus power supply.




Figure A.5 – Multi-master architecture example with integrated input device and bus power supply

In such a system architecture the multi-master application controller uses 16 bit forward frames to transmit commands to the control gear. It may use 24 bit forward frames to configure and control the input devices. The input devices use 24 bit forward frames to transmit information to the application controller.


NOTE Control gear commands are defined in Parts 102 and 2xx of IEC 62386. Commands for communication between multi-master application controller and input devices are defined in Parts 103 and 3xx of IEC 62386.

A.3 Collision detection

Figure A.6 shows all the timing related issues when transmitting. To read it, start with the TX micro line (which is the microcontroller output to the transmitter circuit), see what happens on the bus and finally see what happens on the RX micro lines (which are the microcontroller input for receiving and checking the timing). All possible delays are accounted for.

The dotted horizontal lines show the thresholds of the local receiver used to check the transmission.

The dashed horizontal lines show the thresholds of a remote receiver, which are valid due to the bus influence. The maximum/minimum remote threshold is 2,0 V above/below the local one, since a 2,0 V voltage drop is possible on the bus.



IEC

Figure A.6 – Collision detection timing diagram

A.4 Timing definition explanations

A.4.1 General

The aim of this annex is to explain the change of timing definitions from Edition 1 of IEC 62386-101 to IEC 62386-101, Edition 2.

A.4.2 Receiver timing

The receiver timing is in the main points unchanged from Edition 1. The timing tolerances of 10 % have been replaced by absolute minimum and maximum time values.

All timing requirements are given and tested at a fixed threshold voltage of 8,0 V.

A.4.3 Transmitter timing

Edition 1 of IEC 62386-101 did not explicitly define any transmitter timing. Transmitter timing was only given implicitly by the receiver timing and its tolerances. Timing definitions suitable for a proper working multi-master system were not defined.

Also the influence of the wiring and the receiver threshold voltage on signal timing was not fully considered in Edition 1.

IEC 62386-101, Edition 2 defines the timings both for single master and for multi-master transmitters, taking into account all influences upon those timings.

Except where otherwise stated, all timing requirements are given for a fixed threshold voltage of 8,0 V. This threshold voltage is applicable to the test procedures both for transmitters and for receivers. This was not the case in Edition 1.

A.4.4 Grey areas

The definitions in Edition 1 of IEC 62386 did not explicitly define tolerances for the decision points of the receiver timings.

For this reason IEC 62386-101, Edition 2 introduced so called "grey areas". The design engineer can put the decision point inside this grey area.

Grey areas guarantee that any receiver can interoperate with any transmitter, since the grey areas provide a suitable safety margin. As a consequence the grey areas decrease the possible tolerances for transmitters.

Figure A.7 illustrates the influences that are taken into consideration at the steps from the receiver timing requirements to the multi master timing requirements.




Figure A.7 – Transmitter and receiver timing illustration

A.5 Maximum current consumption calculation explanation

A.5.1 Single bus power supply

A bus power supply is characterised by two current values, its maximum supply current and its guaranteed supply current, as illustrated in Figure A.8.




Figure A.8 – Bus power supply current values

The minimum guaranteed supply current is the parameter which ensures that the power supply is sufficient for the combined current demand of all bus units connected. Figure A.9 illustrates that the sum of current demand of all bus units connected shall be less than or equal to the minimum guaranteed supply current.




Figure A.9 – Current demand coverage

The maximum supply current is limited to 250 mA as described in 6.5.

A.5.2 Multiple bus power supplies

When the current demand of the bus units connected is greater than the guaranteed supply current of a single bus power supply, more than one bus power supply may be used. In this case the sum of their guaranteed supply currents covers the current demand of system.

Care shall be taken that the sum of the maximum supply currents does not exceed the system limit of 250 mA. Figure A.10 illustrates the situation with 4 bus power supplies.




Figure A.10 – Combination of 4 bus power supplies

A.5.3 Redundant bus power supplies

In some cases a second bus power supply may be connected to the bus for safety reasons. Thus each of them is capable of covering the complete current demand on its own. If one power supply fails, the current demand can still be covered by the remaining bus power supply.

In such a configuration it is especially important to check that the sum of all maximum currents does not exceed the normative general limit of 250 mA.

Figure A.11 illustrates the situation when using redundant bus power supplies.




Figure A.11 – Redundant bus power supplies

A.6 Communication layer overview

A.6.1 General

Table A.2 shows where the specific layers of the OSI communication layer model are handled in different parts of IEC 62386. The ISO/OSI layers are defined in ISO/IEC 7498-1.

Table A.2 – OSI layer model of IEC 62386

OSI Layer	Meaning	Description
7 Application	Application specific	Part 102: Instructions and queries for control gear Parts 2xx: Application extended instructions and queries for control gear Part 103: Instructions queries and event messages at/for control devices Part 3xx: Input device specific instructions, queries and event messages
6 Presentation	Meaning of codes	Part 102: Address encoding, instruction and query encoding, backward frame encoding at control gear Part 103: Address encoding, instruction and query encoding, backward frame encoding at control devices
5 Session	Request /response	Part 102 and Part 103: Query (16 bit / 24 bit forward frame) / Response (8 bit backward frame)
4 Transport	Control transaction	Partially supported through transactions
3 Network	Resolve addresses	First 8 bit of each forward frame: Part 102: 64 short addresses, 16 group addresses, broadcast Part 103: 64 short addresses, 32 control groups, 32 instance groups, 32 instance types, broadcast
2 Data Link	Secure telegram	Partially supported through start-stop-framing and fixed length of frames
1 Physical	Bit level	Part 101: - voltage levels, rise/fall time, frame sequence timing, timing tolerances, timing violations - frame types: 16 bit forward frames, 24 bit forward frames, 20 bit / 32 bit reserved forward frames, 8 bit backward frames - Manchester encoding, start bit, stop condition, frame size violations - media access rules: collision detection, avoidance and recovery

A.6.2 Physical layer

The physical layer is based on a definition of allowed expected bit numbers and Manchester Code checking inside the specified tolerances (Part 101).

A.6.3 Data link layer

The data link layer checks the quality of data received at logical layer. IEC 62386 ensures data link quality through Manchester Code violation detection, fix telegram length, start-stop-framing, and bit number checking only. The absence of CRC checking is a compromise necessary for simplicity and efficient use of the available bandwidth.

A.6.4 Network layer

The network layer defines logical addressing of devices. Part 101 defines 16 bit forward frame addressing and Part 103 defines 24 bit forward frame addressing formats. A bus unit needs to determine which of the two address spaces is applicable by checking the length of the frames received.

A.6.5 Transport layer

The transport layer ensures a data transmission. IEC 62386 checks data transmission through session layer commands, the principle of operation for this master-slave communication system.

A.6.6 Session layer

The session layer defines the request / response mechanism (Part 102/103).

A.6.7 Presentation layer

The presentation layer defines format classes for data, commands and special commands (Part 102/103).

A.6.8 Application layer

The application layer defines application specific codes and data formats (Parts 102/103/2xx/3xx).

A.7 Effects on combining version number 1 and version number 2.y devices

Table A.3 shows the effects of replacing/adding a certain edition device (given vertically) in a system formed by devices of the same edition (given horizontally), where minor version number y is currently in the range of 0 to 1.

Table A.3 – Effects on combining version number 1 and version number 2.y devices

	Version 1 system	Version 2.y single master system	Version 2.y multi-master system
Version 1 control gear	Usually it works but there might be trouble due to incorrect specified timing	Usually it works but there might be trouble due to new specified timing, commands or behaviour	Usually it works but there might be trouble due to new specified timing, commands or behaviour
Version 1 control device	Usually it works but there might be trouble due to incorrect specified timing	The entire system will behave as a version 1 single-master system	Combination is not possible (multi-master controllers are not defined in version 1)
Version 2.y control gear	Usually it works but there might be trouble due to incorrect specified timing and minor issues may occur when memory banks are used	Combination is possible	Combination is possible
Version 2.y single-master controller	The entire system will behave as a version 2.y single-master system, as long as only 102 version 1 commands are used	Combination is possible	Combination is not possible (single-master controllers are not meant to be used in a multi-master system)
Version 2.y multi-master controller	The entire system will behave as a version 2.y multi-master system, as long as only 102 version 1 commands are used	Combination is possible	Combination is possible
Version 1 bus power supply	Combination is possible	Combination is possible	The combination is not guaranteed due to new specified timing or behaviour
Version 2.y bus power supply	Combination is possible	Combination is possible	Combination is possible

Bibliography

CISPR 15, *Limits and methods of measurement of radio disturbance characteristics of electrical lighting and similar equipment*

IEC 61347 (all parts), *Lamp controlgear*

IEC 61547, *Equipment for general lighting purposes – EMC immunity requirements*

ISO/IEC 7498-1, *Information technology – Open Systems Interconnection – Basic Reference Model: The Basic Model*

GS1 General Specification, Version 14: Jan-2014, [cited 2014-07-15] . Available at:
http://www.google.ch/url?sa=t&rct=j&q=&esrc=s&frm=1&source=web&cd=2&ved=0CCIQFjAB&url=http%3A%2F%2Fwww.gs1.at%2Findex.php%3Foption%3Dcom_phocadownload%26view%3Dcategory%26download%3D289%3Ags1-general-specifications-v14-en%26id%3D9%3Ags1-spezifikationen-a-richtlinien%26Itemid%3D304&ei=zn2U4PqFoP20gXXmIHgAQ&usg=AFQjCNHogaUjWXvLbyJfVJoGxgOAI63mCw

EN 50491 (all parts), *General requirements for Home and Building Electronic Systems (HBES) and Building Automation and Control Systems (BACS)*

SOMMAIRE

AVANT-PROPOS	67
INTRODUCTION	69
1 Domaine d'application	70
2 Références normatives	70
3 Termes et définitions	70
4 Généralités	76
4.1 Objet	76
4.2 Numéro de version	76
4.3 Structure et architecture de système	76
4.4 Flux d'informations du système	77
4.5 Types de commande	78
4.6 Unités de bus	78
4.6.1 Émetteurs et récepteurs dans les unités de bus	78
4.6.2 Appareillage de commande	79
4.6.3 Dispositif d'entrée	79
4.6.4 Contrôleur d'application à un seul maître	79
4.6.5 Contrôleur d'application à plusieurs maîtres	80
4.6.6 Partage d'une interface	80
4.7 Alimentation électrique du bus et calculs de la charge	81
4.7.1 Couverture de la demande de courant	81
4.7.2 Conformité du courant de signal maximal	82
4.7.3 Simplification des calculs dans le système	82
4.8 Câblage	82
4.8.1 Structure du câblage	82
4.8.2 Spécification du câblage	82
4.9 Isolation	82
4.10 Mise à la terre du bus	82
4.11 Coupures d'alimentation dans les unités de bus	83
4.11.1 Différents niveaux de coupures d'alimentation	83
4.11.2 Coupures de courte durée de l'alimentation électrique externe	83
4.11.3 Cycle d'alimentation externe	84
4.11.4 Coupures de courte durée de l'alimentation électrique du bus	84
4.11.5 Mise hors tension du bus	84
4.11.6 Cadencement du démarrage du système	84
5 Spécification électrique	86
5.1 Généralités	86
5.2 Marquage de l'interface	87
5.3 Condensateurs entre l'interface et la terre	87
5.4 Caractéristiques assignées de tension de signal	87
5.5 Caractéristiques assignées de courant de signal	88
5.6 Marquage de l'unité de bus alimentée par le bus	88
5.7 Temps de montée et temps de descente du signal	88
6 Alimentation électrique du bus	90
6.1 Généralités	90
6.2 Marquage des bornes de l'alimentation électrique du bus	90
6.3 Condensateurs entre l'interface et la terre	91

6.4	Caractéristiques assignées de tension	91
6.5	Caractéristiques assignées de courant.....	91
6.5.1	Généralités	91
6.5.2	Caractéristiques assignées de courant de l'alimentation électrique unique du bus.....	92
6.5.3	Caractéristiques assignées de courant de l'alimentation électrique intégrée du bus.....	92
6.5.4	Comportement dynamique de l'alimentation électrique du bus	92
6.6	Exigences de cadencement de l'alimentation électrique du bus	94
6.6.1	Coupures de courte durée de l'alimentation électrique.....	94
6.6.2	Comportement en court circuit	94
7	Structure du protocole de transmission	94
7.1	Généralités	94
7.2	Codage de bits.....	95
7.2.1	Codage du bit de départ et du bit d'information	95
7.2.2	Codage de l'état d'arrêt	95
7.3	Description des trames	95
7.4	Types de trames	96
7.4.1	Trame en avant de 16 bits	96
7.4.2	Trame en avant de 24 bits	96
7.4.3	Trame en avant réservée	96
7.4.4	Trame en arrière.....	96
7.4.5	Trames en avant propriétaires	96
8	Cadencement	97
8.1	Cadencement de l'émetteur	97
8.1.1	Cadencement des bits de l'émetteur	97
8.1.2	Cadencement de séquence de trame de l'émetteur.....	97
8.2	Cadencement du récepteur	98
8.2.1	Cadencement des bits du récepteur.....	98
8.2.2	Violation du cadencement des bits du récepteur	100
8.2.3	Violation de taille de trame du récepteur.....	100
8.2.4	Cadencement de séquence de trame du récepteur	100
8.2.5	Réception des trames en arrière	101
8.3	Cadencement de l'émetteur à plusieurs maîtres.....	101
8.3.1	Cadencement des bits de l'émetteur à plusieurs maîtres	101
8.3.2	Cadencement de séquence de trame de l'émetteur à plusieurs maîtres	102
9	Mode de fonctionnement	103
9.8	Traitement des trames et commandes.....	103
9.8.1	Généralités	103
9.8.2	Trame reçue ou rejetée	103
9.8.3	Trame acceptée ou ignorée	103
9.8.4	Commande acceptée ou ignorée.....	104
9.8.5	Commande exécutée ou rejetée	104
9.1	Évitement de collisions, détection de collisions et récupération en cas de collision	104
9.1.1	Généralités	104
9.1.2	Évitement des collisions	104
9.1.3	Détection des collisions	105
9.1.4	Récupération en cas de collision	106

9.2	Transactions	108
9.3	Trames en avant double envoi et commandes double envoi	108
9.4	Itération des commandes	109
9.5	Utilisation d'une interface partagée	110
9.5.1	Généralités	110
9.5.2	Trames en arrière	110
9.5.3	Trames en avant.....	110
9.6	Utilisation de plusieurs alimentations électriques du bus	110
9.7	Exécution des commandes	110
10	Déclaration de variables	111
11	Définition des commandes.....	111
12	Procédures d'essai	111
Annexe A (informative)	Informations de base pour les systèmes	112
A.1	Informations sur le câblage	112
A.2	Architectures de système	113
A.2.1	Généralités	113
A.2.2	Architecture à un seul maître	113
A.2.3	Architecture à plusieurs maîtres avec un contrôleur d'application	114
A.2.4	Architecture à plusieurs maîtres avec plus d'un contrôleur d'application	115
A.2.5	Architecture à plusieurs maîtres avec un dispositif d'entrée intégré	116
A.2.6	Architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique intégrés	117
A.3	Détection des collisions	118
A.4	Explications des définitions de cadencement	120
A.4.1	Généralités	120
A.4.2	Cadencement du récepteur.....	120
A.4.3	Cadencement de l'émetteur	120
A.4.4	Zones grisées	120
A.5	Explication du calcul de la consommation de courant maximale	121
A.5.1	Alimentation électrique unique du bus	121
A.5.2	Alimentations électriques multiples du bus.....	123
A.5.3	Alimentations électriques redondantes du bus	123
A.6	Présentation générale des couches de communication	124
A.6.1	Généralités	124
A.6.2	Couche physique	125
A.6.3	Couche liaison de données.....	125
A.6.4	Couche réseau	125
A.6.5	Couche transport	126
A.6.6	Couche session	126
A.6.7	Couche présentation.....	126
A.6.8	Couche application	126
A.7	Effets de la combinaison des versions 1 et 2.y des dispositifs.....	126
Bibliographie.....		128
Figure 1 – Présentation graphique générale de l'IEC 62386		69
Figure 2 – Exemple de structure de système.....		77
Figure 3 – Communication entre les unités de bus (exemple)		78
Figure 4 – Exemple d'une interface partagée		81

Figure 5 – Exemple de cadencement du démarrage.....	86
Figure 6 – Mesurages des temps maximums de montée et de descente du signal	89
Figure 7 – Mesurages des temps minimums de montée et de descente du signal	90
Figure 8 – Comportement du courant de l'alimentation électrique du bus	93
Figure 9 – Comportement de la tension de l'alimentation électrique du bus.....	94
Figure 10 – Exemple de trame	95
Figure 11 – Bits à codage biphasé	95
Figure 12 – Exemple de cadencement de bits	97
Figure 13 – Illustration de la durée d'établissement	98
Figure 14 – Exemple de décision de cadencement du récepteur	100
Figure 15 – Exemple de décision de cadencement de la détection des collisions	106
Figure 16 – Exemple de récupération en cas de collision	108
Figure 20 – Traitement des trames et commandes	103
Figure A.1 – Exemple d'architecture à un seul maître	114
Figure A.2 – Exemple d'architecture à plusieurs maîtres avec un contrôleur d'application	115
Figure A.3 – Exemple d'architecture à plusieurs maîtres avec deux contrôleurs d'application	116
Figure A.4 – Exemple d'architecture à plusieurs maîtres avec un dispositif d'entrée intégré	117
Figure A.5 – Exemple d'architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique du bus intégrés	118
Figure A.6 – Chronogramme de détection des collisions	120
Figure A.7 – Illustration du cadencement de l'émetteur et du récepteur	121
Figure A.8 – Valeurs de courant de l'alimentation électrique du bus.....	122
Figure A.9 – Couverture de la demande de courant	122
Figure A.10 – Combinaison de 4 alimentations électriques du bus	123
Figure A.11 – Alimentations électriques redondantes du bus	124
 Tableau 1 – Composants de système	 76
Tableau 2 – Émetteurs et récepteurs dans les unités de bus.....	79
Tableau 3 – Cadencement de coupure de l'alimentation électrique externe.....	83
Tableau 4 – Cadencement de coupure de l'alimentation électrique du bus	83
Tableau 5 – Coupures d'alimentation de courte durée.....	83
Tableau 6 – Cadencement du démarrage.....	85
Tableau 7 – Niveaux de tension du système	87
Tableau 8 – Niveaux de tension du récepteur	87
Tableau 9 – Niveaux de tension de l'émetteur.....	88
Tableau 10 – Caractéristiques assignées de courant	88
Tableau 11 – Temps de montée et de descente du signal	89
Tableau 12 – Tension de sortie de l'alimentation électrique du bus	91
Tableau 13 – Caractéristiques assignées de courant de l'alimentation électrique du bus	91
Tableau 14 – Comportement dynamique de l'alimentation électrique du bus	92
Tableau 15 – Comportement de cadencement en court-circuit	94

Tableau 16 – Cadencement des bits de l'émetteur	97
Tableau 17 – Valeurs de la durée d'établissement de l'émetteur	98
Tableau 18 – Démarrage du cadencement du récepteur au début d'un bit logique	99
Tableau 19 – Démarrage du cadencement du récepteur au niveau d'un front à l'intérieur d'un bit logique	99
Tableau 20 – Valeurs de la durée d'établissement du récepteur	101
Tableau 21 – Cadencement des bits de l'émetteur à plusieurs maîtres	102
Tableau 22 – Valeurs de la durée d'établissement de l'émetteur à plusieurs maîtres	102
Tableau 23 – Vérification d'un bit logique, en commençant par un front au début du bit	105
Tableau 24 – Vérification d'un bit logique, en commençant par un front à l'intérieur du bit	106
Tableau 25 – Cadencement de la récupération en cas de collision	107
Tableau 26 – Cadencement de l'itération des commandes de l'émetteur	109
Tableau 27 – Cadencement de l'itération des commandes du récepteur	110
Tableau A.1– Longueur de câble maximale	113
Tableau A.2 – Modèle de couche OSI de l'IEC 62386	125
Tableau A.3 – Effets de la combinaison des versions 1 et 2.y des dispositifs	127

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

INTERFACE D'ÉCLAIRAGE ADRESSABLE NUMÉRIQUE –

Partie 101: Exigences générales – Composants de système

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (IEC) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de l'IEC). L'IEC a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, l'IEC – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de l'IEC"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec l'IEC, participent également aux travaux. L'IEC collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de l'IEC concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de l'IEC intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de l'IEC se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de l'IEC. Tous les efforts raisonnables sont entrepris afin que l'IEC s'assure de l'exactitude du contenu technique de ses publications; l'IEC ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de l'IEC s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de l'IEC dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de l'IEC et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) L'IEC elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de l'IEC. L'IEC n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à l'IEC, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de l'IEC, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de l'IEC ou de toute autre Publication de l'IEC, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de l'IEC peuvent faire l'objet de droits de brevet. L'IEC ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de brevets et de ne pas avoir signalé leur existence.

DÉGAGEMENT DE RESPONSABILITÉ

Cette version consolidée n'est pas une Norme IEC officielle, elle a été préparée par commodité pour l'utilisateur. Seules les versions courantes de cette norme et de son(ses) amendement(s) doivent être considérées comme les documents officiels.

Cette version consolidée de l'IEC 62386-101 porte le numéro d'édition 2.1. Elle comprend la deuxième édition (2014-11) [documents 34C/1098/FDIS et 34C/1111/RVD] et son amendement 1 (2018-05) [documents 34/418/CDV et 34/502/RVC]. Le contenu technique est identique à celui de l'édition de base et à son amendement.

Cette version Finale ne montre pas les modifications apportées au contenu technique par l'amendement 1. Une version Redline montrant toutes les modifications est disponible dans cette publication.

La Norme internationale IEC 62386-101 a été établie par le sous-comité 34C: Appareils auxiliaires pour lampes, du comité d'études 34 de l'IEC: Lampes et équipements associés.

Cette deuxième édition constitue une révision technique.

Cette édition inclut les modifications techniques majeures suivantes par rapport à l'édition précédente:

- a) collecte de toutes les exigences relatives au cadencement des bus définies dans l'IEC 62386-101:2009 et l'IEC 62386-102:2009 et reformulation des exigences relatives au cadencement pour faciliter l'élaboration d'une future norme de dispositifs de commande, en tenant notamment compte des exigences relatives aux systèmes à plusieurs maîtres. Les tolérances de 10 % ont été remplacées par des valeurs de cadencement minimales et maximales;
- b) intégration des exigences de cadencement de plusieurs maîtres;
- c) extension des trames en avant définies;
- d) ajout d'exigences relatives au câblage;
- e) amélioration des exigences relatives à l'alimentation électrique du bus;
- f) amélioration des séquences d'essai et description des séquences d'essai sous la forme d'un pseudo-code au lieu d'organigrammes.

La version française de cette norme n'a pas été soumise au vote.

Cette publication a été rédigée selon les Directives ISO/IEC, Partie 2.

La présente Partie 101 est destinée à être utilisée conjointement avec la:

- Partie 102, qui contient les exigences générales pour le type de produit applicable (appareillage de commande), et avec la partie 2xx (exigences particulières pour l'appareillage de commande) appropriée
- Partie 103, qui contient les exigences générales pour le type de produit applicable (dispositifs de commande), et avec la partie 3xx (exigences particulières pour les dispositifs de commande) appropriée.

Une liste de toutes les parties de la série IEC 62386, publiées sous le titre général *Interface d'éclairage adressable numérique*, peut être consultée sur le site web de l'IEC.

Le comité a décidé que le contenu de la publication de base et de son amendement ne sera pas modifié avant la date de stabilité indiquée sur le site web de l'IEC sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IMPORTANT – Le logo "*colour inside*" qui se trouve sur la page de couverture de cette publication indique qu'elle contient des couleurs qui sont considérées comme utiles à une bonne compréhension de son contenu. Les utilisateurs devraient, par conséquent, imprimer cette publication en utilisant une imprimante couleur.

INTRODUCTION

L'IEC 62386 est composée de plusieurs parties désignées en référence en série. Les parties de la série 1xx constituent les spécifications de base. La Partie 101 contient les exigences générales relatives aux composants de système, la Partie 102 étend ces informations avec les exigences générales relatives aux appareillages de commande et la Partie 103 étend ces informations avec les exigences générales relatives aux dispositifs de commande.

Les parties de la série 2xx étendent les exigences générales relatives aux appareillages de commande aux extensions spécifiques aux lampes (principalement pour la rétrocompatibilité avec l'Édition 1 de l'IEC 62386) et aux caractéristiques spécifiques aux appareillages de commande.

Les parties de la série 3xx étendent les exigences générales relatives aux dispositifs de commande aux extensions spécifiques aux dispositifs d'entrée décrivant les types d'instance ainsi que certaines caractéristiques communes qui peuvent être combinées à plusieurs types d'instance.

Cette deuxième édition de l'IEC 62386-101 est destinée à être utilisée conjointement avec l'IEC 62386-102:2014 et l'IEC 62386-102:2014/AMD1:— et avec les différentes parties qui composent la série IEC 62386-2xx relatives aux appareillages de commande, ainsi qu'avec l'IEC 62386-103:2014 et l'IEC 62386-103:2014/AMD1:— et les différentes parties qui composent la série IEC 62386-3xx donnant des exigences particulières pour les dispositifs de commande. La présentation en parties publiées séparément facilitera les futurs amendements et révisions. Des exigences supplémentaires seront ajoutées si et quand le besoin en sera reconnu.

La Figure 1 ci-dessous illustre la configuration de la norme.




Figure 1 – Présentation graphique générale de l'IEC 62386

La présente partie de l'IEC 62386, tout en faisant référence à un article quelconque des deux autres parties de la série IEC 62386-1xx, spécifie la mesure dans laquelle un article s'applique et l'ordre dans lequel les essais sont à effectuer. Les parties contiennent également des exigences supplémentaires, s'il y a lieu.

Tous les nombres utilisés dans la présente Norme internationale sont des nombres décimaux, sauf indication contraire. Les nombres hexadécimaux sont donnés dans le format 0xVV, où VV est la valeur. Les nombres binaires sont donnés dans le format XXXXXXXXb ou dans le format XXXX XXXX, où X est 0 ou 1; "x" dans les nombres binaires signifie que "la valeur n'a pas d'influence".

INTERFACE D'ÉCLAIRAGE ADRESSABLE NUMÉRIQUE –

Partie 101: Exigences générales – Composants de système

1 Domaine d'application

La présente partie de l'IEC 62386 est applicable aux composants de système dans un système à bus pour la commande par des signaux numériques des appareils d'éclairage électroniques conformes aux exigences de l'IEC 61347 (toutes les parties), en ajoutant les alimentations en courant continu.

NOTE Les essais spécifiés dans la présente norme sont des essais de type. Les exigences relatives aux essais des unités de bus individuelles en cours de production ne sont pas incluses.

2 Références normatives

Les documents suivants cités dans le texte constituent, pour tout ou partie de leur contenu, des exigences du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

IEC 61347-1, *Appareillages de lampes – Partie 1: Exigences générales et exigences de sécurité*

IEC 62386-102:2014, *Interface d'éclairage adressable numérique – Partie 102: Exigences générales – Appareillage de commande*
IEC 62386-102:2014/AMD1:—¹

IEC 62386-103:2014, *Interface d'éclairage adressable numérique – Partie 103: Exigences générales – Dispositifs de commande*
IEC 62386-103:2014/AMD1:—²

IEC 61000-4-11, *Compatibilité électromagnétique (CEM) – Partie 4-11: Techniques d'essai et de mesure – Essais d'immunité aux creux de tension, coupures brèves et variations de tension*

3 Termes et définitions

Pour les besoins du présent document, les termes et définitions suivants s'appliquent.

L'ISO et l'IEC tiennent à jour des bases de données terminologiques destinées à être utilisées en normalisation, consultables aux adresses suivantes:

- IEC Electropedia: disponible à l'adresse <http://www.electropedia.org/>
- ISO Online browsing platform: disponible à l'adresse <http://www.iso.org/obp>

¹ En cours d'élaboration. Stade au moment de la publication: IEC DECFDIS 62386-102/AMD1:2018.

² En cours d'élaboration. Stade au moment de la publication: IEC RFDIS 62386-103/AMD1:2018.

3.1

état actif

phase de la tension de bas niveau au cours d'une transmission

Note 1 à l'article: Le bruit et les impulsions brèves peuvent être ignorés et ne modifient donc pas l'état.

3.2

alimentation électrique avancée du bus

alimentation électrique du bus capable de vérifier les conditions de défaut sur le bus avant de mettre en marche sa sortie en continu

Note 1 à l'article: Les exemples de conditions de défaut sont la tension de secteur connectée au bus ou le court-circuit du bus.

3.3

contrôleur d'application

dispositif de commande raccordé au bus et qui envoie des commandes afin de commander les dispositifs d'entrée et/ou l'appareillage de commande raccordés au même bus

3.4

trame en arrière (réponse)

trame utilisée pour la transmission de réponse

3.5

transmission de réponse (en arrière)

transmission de données en réponse à et déclenchée par une transmission d'exécution

3.6

bus

ligne de connexion à deux fils transportant de l'énergie électrique et des trames

3.7

alimenté par le bus

fourniture de l'énergie électrique de fonctionnement par le bus

3.8

mise hors tension du bus

coupure de l'alimentation du bus de plus de 45 ms

3.9

coupure de l'alimentation du bus

situation anormale où la tension du bus est dans la plage de tensions de bas niveau du récepteur, et non due à la présence d'un émetteur actif

3.10

alimentation électrique du bus

unité fournissant au bus une énergie électrique définie

3.11

unité de bus

unité logique ou combinaison d'unités logiques, contenant un émetteur et, en option, un récepteur

Note 1 à l'article: Voir 4.6.6.

3.12

dépassement de charge

produit du temps de dépassement du courant et de l'amplitude de dépassement du courant

Note 1 à l'article: Dans la présente norme, le dépassement de charge est une simple multiplication du temps de dépassement du courant et de l'amplitude de dépassement du courant.

3.13

collision

situation dans laquelle deux émetteurs ou plus émettent simultanément

Note 1 à l'article: Les collisions peuvent passer inaperçues si le cadencement de la transmission est suffisamment similaire et le contenu des trames transmises est identique.

3.14

commande

transmission d'exécution avec une quantité d'information appropriée, destinée à provoquer une réaction chez le récepteur

Note 1 à l'article: Un récepteur, après avoir décodé une commande peut, le cas échéant, décider d'ignorer la commande.

Note 2 à l'article: Se reporter aux Parties 102, 103, 2xx et 3xx de la présente norme pour les définitions des commandes.

3.15

dispositif de commande

dispositif raccordé au bus et qui envoie des commandes à d'autres dispositifs (par exemple, appareillages de commande) raccordés au même bus

Note 1 à l'article: Les dispositifs de commande peuvent aussi recevoir des commandes et des transmissions de réponse.

3.16

appareillage de commande

dispositif raccordé au bus et qui reçoit des commandes afin de commander au moins une sortie de manière directe ou indirecte

Note 1 à l'article: L'appareillage de commande de lampe de l'IEC 61347-1 peut couvrir les appareillages de commande.

3.17

temps de dépassement du courant

temps par bit pendant lequel le courant fourni par l'alimentation électrique du bus est supérieur à la valeur maximale autorisée de 250 mA, après un passage de l'état de repos à l'état actif

Note 1 à l'article: Voir 6.5.4.

3.18

zone de destruction

créneau temporel où une trame valide ne peut être garantie, et donc où il est nécessaire d'invalidiser la trame

3.19

front

passage de l'état actif à l'état de repos ou inversement

3.20

message d'événement

commande envoyée par un dispositif de commande en vue de diffuser des informations sur le bus

3.21

alimentation externe

fourniture de l'énergie de fonctionnement par une alimentation électrique distincte

Note 1 à l'article: L'alimentation électrique distincte peut être le secteur, un système d'alimentation en courant continu, etc.

3.22

trame en avant (exécution)

trame utilisée pour la transmission d'exécution

3.23

priorité de trame en avant

propriété d'une trame en avant servant à prioriser l'accès au bus

3.24

transmission d'exécution (en avant)

transmission de données initiée par un dispositif de commande

Note 1 à l'article: Voir aussi 3.5.

3.25

trame

ensemble de bits consécutifs suivis d'un état d'arrêt

Note 1 à l'article: Voir l'Article 8 pour la définition du cadencement d'un état d'arrêt.

3.26

zone grisée

créneau temporel contenant le point de décision séparant les créneaux temporels adjacents

Note 1 à l'article: Ceci signifie que la décision est arbitraire. En général, il convient d'utiliser comme action l'entrée précédente ou suivante dans un tableau. Voir l'Article 8 pour de plus amples informations.

3.27

état de repos

phase de tension de niveau élevé entre et pendant les transmissions

Note 1 à l'article: Le bruit et les impulsions brèves peuvent être ignorés et ne modifient donc pas l'état.

3.28

dispositif d'entrée

dispositif de commande raccordé au bus et qui envoie des commandes à l'aide d'un émetteur à plusieurs maîtres, afin de diffuser des informations sur les actions des utilisateurs et/ou les valeurs des capteurs

Note 1 à l'article: Les dispositifs d'entrée ne transmettent pas de commandes à l'appareillage de commande.

3.29

instance

unité de traitement des signaux d'un dispositif d'entrée

3.30

instruction

commande transmise pour modifier une ou plusieurs variables dans une unité de bus

3.31

alimentation électrique intégrée du bus

alimentation électrique du bus intégrée dans un dispositif physique qui contient également une unité de bus

3.32

interface

bornes ou fils destinés à être raccordés au bus

3.33**unité logique**

appareillage de commande ou dispositif de commande qui est conforme à l'IEC 62386-102 ou à l'IEC 62386-103

Note 1 à l'article: Voir 4.6.6.

3.34**contrôleur d'application à plusieurs maîtres**

contrôleur d'application destiné à partager le bus avec d'autres dispositifs de commande et utilisant un émetteur à plusieurs maîtres

3.35**émetteur à plusieurs maîtres**

émetteur suivant le cadencement à plusieurs maîtres et prenant en charge la détection de collisions, l'évitement de collisions et les méthodes de récupération en cas de collision

Note 1 à l'article: Les émetteurs à plusieurs maîtres sont utilisés dans les dispositifs de commande destinés aux systèmes de commande à plusieurs maîtres.

3.36**trame en avant propriétaire**

trame autre qu'une trame en avant normalisée, une trame en avant réservée ou une trame en arrière

Note 1 à l'article: Les trames propriétaires sont destinées à des usages propres au fabricant.

3.37**requête**

commande transmise pour observer une variable dans une unité de bus

Note 1 à l'article: Une requête peut être suivie d'une trame en arrière.

3.38**récepteur**

partie d'une unité de bus détectant et décodant des trames sur le bus

3.39**réservé**

destiné à une utilisation ultérieure par la présente norme

3.40**commande double envoi (send-twice)**

commande transmise par les trames en avant double envoi (send-twice)

Note 1 à l'article: Se reporter au 9.3, Partie 102, Partie 103, Parties 2xx et Parties 3xx de la présente norme pour plus de détails sur les commandes double envoi (send-twice).

3.41**trame en avant double envoi (send-twice)**

trame en avant qui nécessite d'être transmise deux fois avec une durée d'établissement limitée, en vue d'être traitée par le récepteur

3.42**durée d'établissement**

temps pendant lequel le bus est à l'état de repos après le dernier front montant d'une trame et avant le premier front descendant de la trame suivante

3.43

contrôleur d'application à un seul maître

contrôleur d'application qui n'est pas destiné à partager le bus avec d'autres dispositifs de commande

3.44

trame en avant normalisée

trame en avant définie et décrite dans la présente série de normes

3.45

défaillance système

coupure de l'alimentation du bus de plus de 550 ms

3.46

transaction

ensemble ininterrompible d'une ou de plusieurs trames en avant consécutives transmises par un seul dispositif de commande, sans aucune trame en arrière ou avec plusieurs trames en arrière

3.47

émetteur

partie d'une unité de bus plaçant les trames sur le bus

3.48

temps de dépassement de la tension

temps par bit pendant lequel la tension fournie par l'alimentation électrique du bus est supérieure à 20,5 V après un passage de l'état actif à l'état de repos

Note 1 à l'article: Voir 6.5.4

3.49

temps de sous-dépassement de la tension

temps par bit pendant lequel la tension fournie par l'alimentation électrique du bus est inférieure à 12,0 V après un passage de l'état actif à l'état de repos

Note 1 à l'article: Voir 6.5.4

3.50

trame acceptée

trame reçue qui utilise le type de trames et le contenu de bit de données adéquats

3.51

trame ignorée

trame reçue mais non acceptée

3.52

trame reçue

trame ayant un bit de départ et des bits de données valides, et un état d'arrêt

3.53

trame rejetée

trame non reçue

4 Généralités

4.1 Objet

L'objet de la normalisation de l'interface d'éclairage adressable numérique est d'atteindre l'interopérabilité des systèmes multifournisseurs en dessous du niveau des systèmes de gestion d'immeubles.

L'EN 50491 et l'ISO 14672 ne s'appliquent pas pour les besoins de la présente norme.

4.2 Numéro de version

La version doit être dans le format "x.y", où le numéro de version supérieur x est dans la plage de 0 à 62 et le numéro de version inférieur y est dans la plage de 0 à 2. Lorsque le numéro de version est codé en octet, le numéro de version supérieur x doit être établi sur les bits 7 à 2 et le numéro de version inférieur y doit être établi sur les bits 1 à 0.

A chaque amendement apporté à une édition de l'IEC 62386-101, le numéro de version inférieur doit être incrémenté de un.

Pour une nouvelle édition de l'IEC 62386-101, le numéro de version supérieur doit être incrémenté de un et le numéro de version inférieur doit être établi sur 0.

L'actuel numéro de version est "2.01".

NOTE En général, deux (2) amendements sont réalisés sur les documents de l'IEC avant la création d'une nouvelle édition.

4.3 Structure et architecture de système

Un système conforme à la présente norme doit être constitué des composants énumérés dans le Tableau 1.


Tableau 1 – Composants de système

Composant	Grandeur	Pour informations détaillées, voir
Alimentation électrique du bus	≥ 1	Article 6
Appareillage de commande	≥ 0	IEC 62386-102:2014 et IEC 62386-102:2014/AMD1:—
Contrôleur d'application	≥ 1	IEC 62386-103:2014 et IEC 62386-103:2014/AMD1:—
Dispositifs d'entrée	≥ 0	IEC 62386-103:2014 et IEC 62386-103:2014/AMD1:—
Bus	1	Paragraphe 4.8 et l'Article A.2

Dans un système, toutes les unités de bus ainsi que les alimentations électriques du bus sont raccordées en parallèle au bus.

NOTE En conséquence, toutes les trames sont visibles pour toutes les alimentations électriques, les appareillages de commande et les dispositifs de commande sur le bus.

La Figure 2 illustre un exemple de structure de système.



Légende


Anglais	Français
Bus power supply	Alimentation électrique du bus
Control devices	Dispositifs de commande
Bus	Bus
Control gear	Appareillage de commande
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application

Figure 2 – Exemple de structure de système

Voir 4.8 pour des informations détaillées sur le câblage et l'Article A.2 pour des informations sur les architectures possibles de système.

4.4 Flux d'informations du système

La Figure 3 présente les différents types de trames qui sont utilisés pour la communication entre les unités de bus dans un système. Une trame en arrière n'est toujours transmise qu'en réponse à une trame en avant.



IEC

Légende

Anglais	Français
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Control gear	Appareillage de commande
BF: Backward frame	Trame en arrière
FF: Forward frame	Trame en avant

Figure 3 – Communication entre les unités de bus (exemple)

Un flux direct d'informations d'un dispositif d'entrée à un appareillage de commande n'est pas autorisé.

NOTE Un système conforme à la présente norme peut être constitué uniquement d'un contrôleur d'application et d'appareillages de commande; voir A.2.4. Dans un tel système, l'entrée de l'utilisateur ne donne pas lieu à des trames en avant de 24 bits sur le bus.

4.5 Types de commande

Les unités de bus conformes à la présente norme doivent utiliser pour la communication les différents types de commandes ci-dessous:

- messages d'événement,
- instructions, et
- requêtes

NOTE Voir la Partie 102, la Partie 103, les Parties 2xx et les Parties 3xx pour plus de détails sur les messages d'événement, les instructions et les requêtes.

4.6 Unités de bus

4.6.1 Émetteurs et récepteurs dans les unités de bus

Le Tableau 2 donne un résumé des différents récepteurs et émetteurs autorisés pour chaque unité de bus. Il n'est pas permis qu'une unité de bus émette ou reçoive d'autres trames que celles indiquées dans le Tableau 2, à l'exception des trames en avant propriétaires.

Tableau 2 – Émetteurs et récepteurs dans les unités de bus

Unité de bus	Récepteur de	Émetteur de	
Appareillage de commande	Trames en avant de 16 bits	Trames en arrière, suivant les exigences de cadencement à un seul maître ^a	
Dispositif d'entrée	Trames en avant de 24 bits	Trames en avant de 24 bits	Suivant les exigences de cadencement à plusieurs maîtres
		Trames en arrière ^a	
Contrôleur d'application à plusieurs maîtres	Trames en avant de 24 bits	Trames en avant de 24 bits	
	Trames en avant de 16 bits ^b	Trames en avant de 16 bits	
	Trames en arrière	Trames en arrière ^a	
Contrôleur d'application à un seul maître	Trames en arrière ^c	Trames en avant de 16 bits, suivant les exigences de cadencement à un seul maître ^d	

^a Aucune méthode de détection de collisions ou d'évitement de collisions ne doit être appliquée aux transmissions des trames en arrière.

^b Applicable seulement lorsque le contrôleur d'application à plusieurs maîtres est capable de traiter les trames en avant de 16 bits transmises par d'autres contrôleurs d'application.

^c Seulement si le contrôleur d'application à un seul maître utilise des adressages ou des requêtes.

^d Un contrôleur d'application à un seul maître peut aussi envoyer des trames de 24 bits en cas d'interrogation des dispositifs d'entrée.

4.6.2 Appareillage de commande

Un appareillage de commande doit être conforme à la présente norme et à la Partie 102 et aux Parties applicables 2xx de l'IEC 62386.

Il doit comprendre un récepteur pour les trames en avant de 16 bits et un émetteur pour la transmission des trames en arrière. L'émetteur de trames en arrière doit satisfaire aux exigences de cadencement applicables à l'émetteur à un seul maître et ne doit pas mettre en œuvre la détection de collisions ou la récupération en cas de collision.

4.6.3 Dispositif d'entrée

Un dispositif d'entrée doit être conforme à la présente norme et à la Partie 103 et aux Parties applicables 3xx de l'IEC 62386.

Il doit contenir un émetteur à plusieurs maîtres suivant les exigences de cadencement de l'émetteur à plusieurs maîtres définies en 8.3 de la présente norme pour transmettre des trames en avant de 24 bits. Il doit également comprendre un émetteur pour la transmission des trames en arrière. L'émetteur de trames en arrière doit satisfaire aux exigences de cadencement applicables à un émetteur à un seul maître et ne doit pas mettre en œuvre la détection de collisions ou la récupération en cas de collision.

NOTE Bien qu'ils soient logiquement des objets distincts, l'émetteur à plusieurs maîtres et l'émetteur de trames en arrière peuvent partager le même matériel.

Un dispositif d'entrée doit comporter un récepteur pour recevoir des trames en avant de 24 bits transmises par d'autres dispositifs de commande.

4.6.4 Contrôleur d'application à un seul maître

Un contrôleur d'application à un seul maître doit être conforme à la présente norme et à la Partie 103 de l'IEC 62386.

Il doit contenir un émetteur suivant les exigences de cadencement de l'émetteur définies en 8.1 de la présente norme.

NOTE 1 En général, cependant, un contrôleur d'application à un seul maître contient également un récepteur pour recevoir des trames en arrière transmises par l'appareillage de commande.

Un contrôleur d'application à un seul maître doit utiliser les commandes définies dans la Partie 102 et, le cas échéant, les Parties 2xx de l'IEC 62386 pour communiquer avec l'appareillage de commande.

NOTE 2 Les méthodes et algorithmes de commande d'un contrôleur d'application utilisés pour la commande d'éclairage ne relèvent pas du domaine d'application de l'IEC 62386.

4.6.5 Contrôleur d'application à plusieurs maîtres

Un contrôleur d'application à plusieurs maîtres doit être conforme à la présente norme et à la Partie 103 de l'IEC 62386.

Il doit contenir un émetteur à plusieurs maîtres suivant les exigences de cadencement de l'émetteur à plusieurs maîtres définies en 8.3 de la présente norme. Il doit comprendre un récepteur pour recevoir des trames en arrière ainsi que des trames en avant transmises par d'autres dispositifs de commande.

Un contrôleur d'application à plusieurs maîtres doit utiliser les commandes définies dans la Partie 102 et, le cas échéant, les Parties 2xx de l'IEC 62386 pour communiquer avec l'appareillage de commande. Il doit utiliser les commandes définies dans la Partie 103 et, le cas échéant, les Parties 3xx de l'IEC 62386 pour communiquer avec les dispositifs de commande.


NOTE 1 Un contrôleur d'application à plusieurs maîtres peut également recevoir et traiter les trames en avant de 16 bits transmises par d'autres contrôleurs d'application et/ou réagir face aux requêtes.

NOTE 2 Les méthodes et algorithmes de commande d'un contrôleur d'application utilisés pour la commande d'éclairage ne relèvent pas du domaine d'application de l'IEC 62386.

NOTE 3 La normalisation de l'échange de données entre les différents contrôleurs d'application partageant le même bus ne relève pas du domaine d'application de l'IEC 62386.

4.6.6 Partage d'une interface

Plusieurs unités logiques peuvent partager une même interface physique. La Figure 4 présente un exemple où n unités logiques et une alimentation électrique du bus partagent l'interface physique.



IEC

Légende

Anglais	Français
Interface	Interface
Physical device	Dispositif physique
Bus unit	Unité de bus
Receiver	Récepteur
Transmitter	Émetteur
Logical unit	Unité logique
Application controller	Contrôleur d'application
Input device	Dispositif d'entrée
Bus power supply	Alimentation électrique du bus

Figure 4 – Exemple d’une interface partagée

Un contrôleur d’application peut être intégré dans une unité de bus qui contient également un dispositif d’entrée, avec à la fois le contrôleur d’application et le dispositif d’entrée partageant la même interface physique. Une unité de bus de ce genre doit prendre en charge une commande pour désactiver le contrôleur d’application, permettant ainsi d’utiliser l’unité de bus de la même façon que si elle ne contenait que le dispositif d’entrée.

4.7 Alimentation électrique du bus et calculs de la charge

4.7.1 Couverture de la demande de courant

Dans un système, la somme de la consommation de courant de toutes les unités de bus quand elles ne sont pas en transmission (voir 5.5, Tableau 10) ne doit pas dépasser la somme du courant d’alimentation garanti de toutes les alimentations du bus (voir 6.5.1, Tableau 13). Voir aussi A.5.

Le courant complémentaire est nécessaire lors de la transmission pour alimenter les processus dynamiques tels que les capacités de charge au sein du système.

$$\sum I_{\text{BusUnit}} + I_{\text{DynamicProcesses}} \leq \sum I_{\text{Power Supply Guaranteed}}$$

Unité de bus

Processus dynamiques

Alimentation garantie

Il n’existe pas d’équation universellement valide pour calculer le courant nécessaire pour les processus dynamiques puisque ce courant dépend du câblage du système et de la structure du système.

4.7.2 Conformité du courant de signal maximal

La somme du courant d'alimentation maximal de toutes les alimentations électriques du bus connectées au bus ne doit jamais dépasser 250 mA.

$$\sum_{\text{Alimentation garantie}} I_{\text{Power Supply Guaranteed}} \leq \sum_{\text{Alimentation maximale}} I_{\text{Power Supply Maximum}} \leq 250 \text{ mA}$$

4.7.3 Simplification des calculs dans le système

Pour un système constitué d'une seule alimentation électrique du bus, d'unités de bus alimentées par le bus et de n unités de bus avec alimentation externe, par exemple, un appareillage de commande, la simplification suivante est recommandée:

$$2 \text{ mA} \times n_{\text{Externally Powered Bus Units}} + \sum I_{\text{Bus Powered Bus Units}} \leq \frac{I_{\text{Power Supply Guaranteed}}}{1,2}$$

Unités de bus avec alimentation externe Unités de bus alimentées par le bus Alimentation garantie

Le facteur 1,2 est un chiffre approximatif et prend en compte un courant complémentaire de 20 % nécessaire aux processus dynamiques.

4.8 Câblage

4.8.1 Structure du câblage

Il convient que le câblage du bus soit connecté dans une topologie en étoile, une topologie linéaire ou une combinaison des deux. Le câblage ne doit pas être réalisé dans une structure en anneau. Les deux conducteurs qui servent de bus doivent être placés dans le même câble ou conduit à câble. Les deux conducteurs doivent être côte à côte dans le câble ou conduit à câble, afin d'éviter tout couplage intempestif avec d'autres signaux.

NOTE En fonction des directives d'installation locales et des exigences d'isolation, les deux conducteurs peuvent être placés dans le même câble que les conducteurs de l'alimentation secteur.

4.8.2 Spécification du câblage

Outre les effets transitoires lors de la transmission, à tout moment pendant le fonctionnement du système, la tension aux bornes de l'interface de n'importe quel dispositif ne doit pas s'écarter de plus de 2,0 V de la tension aux bornes de l'interface de chacun des autres dispositifs sans exception connectés au bus. Voir aussi A.1 pour plus de détails.

NOTE 1 La chute de tension dépend de la somme des courants d'alimentation de toutes les alimentations électriques, de la résistance spécifique des conducteurs et de la longueur du câblage.

NOTE 2 Cette exigence peut limiter la longueur totale du câblage au sein du système.

4.9 Isolation

L'exigence minimale pour les composants de système conformes à la présente norme doit être l'isolation principale telle que définie dans l'IEC 61347-1.

4.10 Mise à la terre du bus

L'exigence pour les composants de système conformes à la présente norme doit être telle que définie dans l'IEC 61347-1.

NOTE Des courants intempestifs provoqués par plusieurs connexions du circuit à la terre de protection peuvent causer des incendies dans le câblage du bus. La mise à la terre peut aussi enfreindre les exigences de sécurité relatives à certains luminaires.

4.11 Coupures d'alimentation dans les unités de bus

4.11.1 Différents niveaux de coupures d'alimentation

Le Tableau 3 et le Tableau 4 indiquent les différents niveaux de coupures d'alimentation dans les unités de bus.

Tableau 3 – Cadencement de coupure de l'alimentation électrique externe

Minimum	Typique	Maximum	Description
		200 ms	Coupures de courte durée de l'alimentation électrique externe ^a
> 200 ms		< 5 s	Zone grisée
5 s			Cycle d'alimentation externe ^b
^a Voir 4.11.2.			
^b Voir 4.11.3.			

Tableau 4 – Cadencement de coupure de l'alimentation électrique du bus

Minimum	Typique	Maximum	Description
		40 ms	Coupures de courte durée de l'alimentation électrique du bus ^a
> 40 ms		< 45 ms	Zone grisée
45 ms			Mise hors tension du bus ^b
> 450 ms		< 550 ms	Zone grisée pour la défaillance système
550 ms			Défaillance système ^b
^a Voir 4.11.4.			
^b Voir Article 3.			

4.11.2 Coupures de courte durée de l'alimentation électrique externe

Les exigences de 4.11 de la présente norme s'appliquent aux unités de bus en régime permanent sans communication sur le bus.

NOTE 1 Le régime permanent implique par exemple que le dispositif a terminé sa mise sous tension et qu'il est prêt pour le fonctionnement prévu, sans aucune modification de la sortie en cours.

Les essais correspondants doivent être effectués avec des méthodes d'essai et équipements d'essai selon l'IEC 61000-4-11 à la tension d'alimentation électrique minimale spécifiée, avec les niveaux de tension d'essai indiqués dans le Tableau 5. Pour l'alimentation en courant alternatif, le décalage de la tension doit se produire au passage par zéro.

Tableau 5 – Coupures d'alimentation de courte durée

	Niveaux d'essai
Niveau de tension d'essai 1	70 %
Niveau de tension d'essai 2	0 %
Nombre de périodes sous alimentation en courant alternatif	10
Durée de coupure sous alimentation en courant continu	200 ms

Un changement d'état peut se produire lors de la coupure de l'alimentation électrique. Après la coupure de l'alimentation électrique, l'unité de bus doit être ou doit être rétablie dans les 30 min dans le même état qu'avant la coupure.

NOTE 2 Le délai de 30 min est choisi pour prendre en compte le long moment de rallumage de certains types de lampe.

4.11.3 Cycle d'alimentation externe

Après un cycle d'alimentation externe (voir Tableau 3), une unité de bus avec alimentation externe doit appliquer un comportement sous tension à toutes les unités logiques de façon simultanée. Lors d'un cycle d'alimentation externe, une unité de bus peut toujours répondre aux commandes.

NOTE Le comportement sous tension est défini dans les Parties 102 et 103 de l'IEC 62386.

4.11.4 Coupures de courte durée de l'alimentation électrique du bus

Les unités de bus ne doivent pas interpréter les brèves coupures de 40 ms au maximum de l'alimentation du bus comme une mise hors tension.

Les essais correspondants doivent être effectués à la tension minimale de l'alimentation électrique du bus.

4.11.5 Mise hors tension du bus

Une unité de bus alimentée par le bus peut interpréter une mise hors tension du bus comme un cycle d'alimentation externe. Elle doit interpréter une défaillance système comme un cycle d'alimentation externe. Le comportement doit s'appliquer simultanément à toutes les unités logiques. Voir le Tableau 4.

4.11.6 Cadencement du démarrage du système

Après la mise sous tension par une source externe, l'alimentation électrique du bus doit être capable de fournir le courant d'alimentation garanti donné dans le Tableau 13, après au plus tard le temps de démarrage de l'alimentation électrique du bus spécifié dans le Tableau 6.


Un récepteur doit être prêt à recevoir des trames dans le temps de démarrage maximal du récepteur spécifié dans le Tableau 6.

Un émetteur ou un émetteur à plusieurs maîtres ne doit pas démarrer les transmissions plus tôt que le temps de démarrage de l'émetteur spécifié dans le Tableau 6.

Tableau 6 – Cadencement du démarrage

	Minimum	Typique	Maximum	Condition
Temps de démarrage de l'alimentation électrique du bus			250 ms	Courant d'alimentation garanti atteint
Temps de démarrage de l'alimentation électrique avancée du bus			400 ms	
Temps de démarrage de l'alimentation électrique intégrée du bus			400 ms ^a	
			5 s ^b	
Temps de démarrage du récepteur pour des unités de bus avec alimentation externe, après un cycle d'alimentation externe			450 ms ^e	
Temps de démarrage du récepteur pour des unités de bus avec alimentation externe, après mise hors tension du bus			100 ms	$U = 10 \text{ V}^d$
Temps de démarrage du récepteur pour des unités de bus alimentées par le bus, après mise hors tension du bus			1 200 ms	
Temps de démarrage de l'émetteur	110 ms ^c			
Temps de démarrage de l'émetteur à plusieurs maîtres	110 ms			
^a Applicable si d'autres alimentations électriques du bus sont autorisées dans le système.				
^b Applicable si aucune autre alimentation électrique du bus n'est autorisée dans le système.				
^c Non applicable pour les émetteurs des unités de bus qui ne peuvent pas déterminer l'état du bus.				
^d État de repos, tension du bus mesurée au niveau de l'interface de l'unité de bus.				
^e Si un cycle d'alimentation externe s'est produit et l'alimentation du bus n'est pas disponible dans les 350 ms, le cadencement de 100 ms est applicable.				

La Figure 5 illustre un exemple de cadencement du démarrage du système.



IEC

Légende

Anglais	Français
External power supply	Alimentation électrique externe
Bus power supply	Alimentation électrique du bus
On	Mise sous tension
Off	Mise hors tension
Idle	État de repos
External power cycle	Cycle d'alimentation externe
Latest bus power supply start-up	Dernier démarrage de l'alimentation électrique du bus
Earliest transmitter start-up	Premier démarrage de l'émetteur
Latest receiver start-up for externally powered unit	Dernier démarrage du récepteur pour une unité avec alimentation externe
Latest receiver start-up for bus powered unit	Dernier démarrage du récepteur pour une unité alimentée par le bus
Bus power down	Mise hors tension du bus
Time	Temps

Figure 5 – Exemple de cadencement du démarrage

NOTE Il s'ensuit à partir des dispositions du présent article qu'un émetteur peut émettre avant que tous les récepteurs soient prêts à recevoir.

5 Spécification électrique

5.1 Généralités

Toutes les tensions et tous les courants se rapportent à l'interface de l'unité de bus.

L'interface de commande doit être insensible à la polarité, sauf si une alimentation électrique du bus est intégrée.

La protection contre les surtensions est facultative, mais recommandée pour la tension assignée la plus élevée du système.

5.2 Marquage de l'interface

L'interface doit porter le marquage "da" ou "DA" (pour données) sur l'unité de bus. Si le codage couleur est utilisé, les couleurs représentant le "da" ou "DA" doivent figurer sur l'unité de bus.

S'il y a plus d'une interface, un marquage supplémentaire doit être utilisé pour permettre de distinguer les interfaces les unes des autres.

5.3 Condensateurs entre l'interface et la terre

Si des condensateurs sont connectés entre le circuit d'interface et toute autre partie du dispositif, telle que la terre, ils doivent être connectés par la partie négative du signal d'interface redressé. De tels condensateurs doivent satisfaire aux exigences d'isolation données en 4.9.

NOTE La capacité constatée sur le bus est affectée par la capacité à la terre lorsqu'un condensateur connecté entre la partie négative de l'interface et la terre sur une unité de bus est utilisé avec une autre unité de bus comprenant un condensateur connecté entre la partie positive de l'interface et la terre.

5.4 Caractéristiques assignées de tension de signal

Les niveaux de tension dans le système pendant le fonctionnement normal doivent toujours être dans la plage de tensions nominales du système donnée dans le Tableau 7. Toutes les unités de bus ainsi que les alimentations électriques du bus doivent résister à la tension maximale absolue du système donnée dans le Tableau 7. Les essais doivent être effectués avec un courant maximal de 260 mA pendant une durée de 1 s.

NOTE 1 Des tensions ne relevant pas de la plage de tensions nominales du système peuvent survenir, suite par exemple à des oscillations parasites sur le bus.

Les dispositifs doivent être insensibles à la polarité (voir 5.1), ou les alimentations électriques doivent pouvoir supporter les tensions inverses (voir 9.7).

Tableau 7 – Niveaux de tension du système

	Minimum	Typique	Maximum
Tension nominale du système U	0 V		20,5 V
Tension maximale absolue du système	0 V		22,5 V

Les niveaux de tension à l'interface du récepteur doivent être interprétés selon le Tableau 8.

Tableau 8 – Niveaux de tension du récepteur

	Minimum	Typique	Maximum
Tension niveau haut	9,5 V		22,5 V
Tension de seuil	> 6,5 V	8,0 V	< 9,5 V
Tension niveau bas	0 V		6,5 V

Les niveaux de tension d'un émetteur doivent être tels que présentés dans le Tableau 9.

Tableau 9 – Niveaux de tension de l'émetteur

	Minimum	Typique	Maximum
Tension niveau bas	0 V		4,5 V
Tension niveau haut ^a	10,0 V ^b		22,5 V
^a La tension de niveau haut n'est pas sous la commande d'un émetteur, mais est déterminée par l'alimentation électrique et son positionnement sur le bus. ^b La valeur 10 V est dérivée de la tension d'alimentation électrique minimale de 12 V moins la chute de tension maximale de 2 V sur le bus.			

5.5 Caractéristiques assignées de courant de signal

La relation entre le courant I_{BUS} et la tension U à l'interface de l'unité de bus doit être telle que présentée dans le Tableau 10.

Tableau 10 – Caractéristiques assignées de courant

	Minimum	Typique	Maximum	Condition
Consommation de courant I_{BUS} par l'unité de bus avec alimentation externe, lorsqu'elle n'est pas en transmission			2,0 mA	$0 \text{ V} \leq U \leq 22,5 \text{ V}$
Consommation de courant I_{BUS} par l'unité de bus alimentée par le bus, lorsqu'elle n'est pas en transmission			250 mA ^a	
Consommation de courant I_{BUS} lorsqu'elle n'est pas en transmission	10 μA ^b			$U_{\text{TH}} \leq U \leq 22,5 \text{ V}$ ^c
Courant d'absorption de l'émetteur	250 mA			$U \leq 4,5 \text{ V}$ ^d
^a Il s'agit du courant théorique maximal. Il convient qu'un dispositif consomme en réalité moins de courant. Voir 4.7, 5.6 et le texte ci-dessous. ^b La consommation de courant minimale est nécessaire pour décharger les capacités du câblage et les capacités d'entrée des unités de bus connectées. ^c U_{TH} est la tension de seuil du récepteur. ^d Il s'agit de la tension résultante requise en cas d'absorption du courant maximal				

Les unités de bus ne doivent pas tirer un courant supérieur à leur courant maximal spécifié, même lors des mises sous tension et hors tension. La valeur réelle à utiliser lors des essais des unités alimentées par le bus est la consommation de courant maximale documentée.

5.6 Marquage de l'unité de bus alimentée par le bus

Si une unité de bus est alimentée par le bus, la consommation de courant maximale en mA doit être indiquée dans la documentation. Il est également recommandé de spécifier qu'il convient d'indiquer cela sur l'étiquette.

Le temps de démarrage d'une unité de bus alimentée par le bus doit être indiqué dans la documentation et éventuellement sur l'étiquette.


Le courant maximal doit tenir compte des tolérances et de la dérive de température.

5.7 Temps de montée et temps de descente du signal

Le temps de montée t_{RISE} et le temps de descente t_{FALL} du signal doivent satisfaire aux exigences données dans le Tableau 11. La Figure 6 et la Figure 7 illustrent les niveaux utilisés pour mesurer t_{RISE} et t_{FALL} .

Tableau 11 – Temps de montée et de descente du signal


	Minimum	Typique	Maximum	Condition
t_{RISE} , t_{FALL} pour l'émetteur et l'émetteur à plusieurs maîtres	3 μ s ^a			Mesurés entre 10 % et 90 % de l'écart de tension du signal. L'essai doit être effectué à une tension de bus U_{BUS} de 20,5 V à 250 mA sauf si une alimentation électrique du bus d'une valeur I_{max} de 250 mA est intégrée
t_{RISE} , t_{FALL} pour l'émetteur			25 μ s	Mesurés entre: 4,5 V et 11,5 V à $U_{BUS} \geq 12$ V pour tension de bus 4,5 V et ($U_{BUS} - 0,5$ V) à $10 \text{ V} \leq U_{BUS} < 12 \text{ V}$
t_{RISE} , t_{FALL} pour l'émetteur à plusieurs maîtres			15 μ s	
^a La fréquence de résonance du système dépend des composants de système y compris le câblage. Par conséquent, il n'y a pas de valeur minimale qui garantit l'absence d'oscillation parasite dans tous les cas. Il convient de considérer la valeur minimale de t_{RISE} et de t_{FALL} pour éviter les problèmes d'EMI (Interférence électromagnétique).				



Légende

Anglais	Français
Voltage	Tension
at	à
High level voltage	Tension niveau haut
Low level voltage	Tension niveau bas
Time	Temps

Figure 6 – Mesurages des temps maximums de montée et de descente du signal



Légende

Anglais	Français
Voltage	Tension
High level voltage	Tension niveau haut
Low level voltage	Tension niveau bas
Time	Temps

Figure 7 – Mesurages des temps minimums de montée et de descente du signal

NOTE Ainsi, il convient que tout appareillage/dispositif de commande provoquant une variation du niveau logique sur le bus au moyen de la modification de sa propre impédance modifie son impédance à une vitesse telle que les exigences de cadencement données dans le Tableau 11 soient satisfaites.

6 Alimentation électrique du bus

6.1 Généralités

Une alimentation électrique du bus peut être une unité d'alimentation électrique autonome du bus ou elle peut être intégrée à toute unité de bus dans un dispositif physique.

Toutes les tensions et tous les courants se rapportent à l'interface de l'unité d'alimentation électrique du bus, qu'elle soit intégrée ou non.

En dehors des cas transitoires de décharge de la capacité du bus et de tout composant électriquement passif connecté au bus, une alimentation électrique du bus ne doit, pour les tensions de bus dans la plage de 0 V à 22,5 V, jamais tirer du bus un courant de plus de 1 mA, même si sa propre alimentation électrique externe est défaillante. Cette exigence ne s'applique pas aux alimentations électriques avec un courant assigné maximal de 250 mA.

6.2 Marquage des bornes de l'alimentation électrique du bus

En plus des exigences de marquage définies en 5.2, les bornes de l'alimentation électrique du bus doivent porter le marquage "+" et "-" pour indiquer la polarité. Si le codage couleur est utilisé, les couleurs représentant le "+" et "-" doivent figurer sur l'alimentation électrique du bus.

6.3 Condensateurs entre l'interface et la terre

Si des condensateurs sont connectés entre le circuit d'interface et toute autre partie du dispositif, telle que la terre, ils doivent être connectés par la partie négative du signal d'interface. De tels condensateurs doivent satisfaire aux exigences d'isolation données en 4.9.

NOTE La capacité constatée sur le bus est affectée par la capacité à la terre lorsqu'un condensateur connecté entre la partie négative de l'interface et la terre sur une unité de bus est utilisé avec une autre unité de bus comprenant un condensateur connecté entre la partie positive de l'interface et la terre.

6.4 Caractéristiques assignées de tension

L'alimentation électrique du bus doit résister aux tensions indiquées dans le Tableau 7. La tension de sortie de l'alimentation électrique du bus doit être comme indiquée dans le Tableau 12.

Tableau 12 – Tension de sortie de l'alimentation électrique du bus

	Minimum	Typique	Maximum	Condition
Tension de sortie	12,0 V	16,0 V	20,5 V	Plage complète de tension d'alimentation, plage complète de charge, plage complète de température, état de repos

6.5 Caractéristiques assignées de courant

6.5.1 Généralités

Le courant que l'alimentation électrique du bus est en mesure de fournir au bus doit être tel qu'indiqué dans le Tableau 13.

À la fois le courant d'alimentation maximal et le courant d'alimentation garanti doivent être indiqués dans la documentation. Il est également recommandé de spécifier qu'il convient d'indiquer cela sur l'étiquette. Le courant d'alimentation garanti doit être un minimum absolu tandis que le courant d'alimentation maximal doit être un maximum absolu.

NOTE 1 En raison de la consommation électrique interne, le courant d'alimentation garanti peut être inférieur au courant d'alimentation maximal lorsque l'unité d'alimentation électrique du bus est intégrée dans une unité de bus.

NOTE 2 En général, le courant d'alimentation maximal est maximal à la température minimal autorisée pour l'alimentation électrique du bus, tandis que le courant d'alimentation garanti est minimal à la température maximal autorisée de l'alimentation électrique du bus.

NOTE 3 Le courant de l'alimentation électrique du bus et le courant d'absorption de l'émetteur influencent le cadencement du signal en raison de la capacité du câblage.

Tableau 13 – Caractéristiques assignées de courant de l'alimentation électrique du bus

	Minimum	Typique	Maximum	Condition
Courant d'alimentation maximal	Courant d'alimentation garanti		250 mA	Plage complète de tension, plage complète de température
Courant d'alimentation garanti ^a	8,0 mA		Courant d'alimentation maximal	$U = 12,0 \text{ V}$, plage complète de température
^a Voir aussi 4.7.				

6.5.2 Caractéristiques assignées de courant de l'alimentation électrique unique du bus

Une alimentation électrique du bus qui est conçue pour être la seule dans le système doit être marquée avec un courant d'alimentation maximal de 250 mA. Il convient que cette alimentation électrique résiste à toute oscillation du bus. Aucun essai n'est donné.

NOTE Le courant d'alimentation garanti peut être sensiblement inférieur au courant d'alimentation maximal.

6.5.3 Caractéristiques assignées de courant de l'alimentation électrique intégrée du bus

Si une alimentation électrique est intégrée dans une unité de bus et que cette alimentation électrique du bus est la seule alimentation électrique du bus autorisée dans le système, le courant d'absorption minimal de l'émetteur de cette unité de bus peut être réduit au courant d'alimentation maximal de l'alimentation électrique du bus.

6.5.4 Comportement dynamique de l'alimentation électrique du bus


Le comportement de l'alimentation électrique du bus dans des cas de transition d'un circuit ouvert à un court-circuit doit être comme indiqué dans le Tableau 14 et à la Figure 8.

Le comportement de l'alimentation électrique du bus dans des cas de transition d'un court-circuit à un circuit ouvert doit être comme indiqué dans le Tableau 14 et à la Figure 9.

Tableau 14 – Comportement dynamique de l'alimentation électrique du bus

	Minimum	Typique	Maximum	Condition
Amplitude de sous-dépassement de la tension			0,5 V	Transition d'un court-circuit à un circuit ouvert
Temps de sous-dépassement de la tension			100 µs	
Amplitude de dépassement de la tension			2,0 V	
Temps de dépassement de la tension			100 µs	
Temps de montée de la tension			10 µs	Mesuré de 0 V à 12 V
Amplitude de dépassement du courant			200 mA	Transition d'un circuit ouvert à un court-circuit de 2,5 V/µs
Temps de dépassement du courant			10 µs	
Dépassement de charge			1 µAs	


S'il existe plus d'un dépassement/sous-dépassement, l'amplitude la plus élevée doit être prise comme l'amplitude de dépassement/sous-dépassement. La somme de tous les temps de dépassement/sous-dépassement doit être utilisée comme temps de dépassement/sous-dépassement.



Légende

Anglais	Français
Courant	Courant
Current overshoot time	Temps de dépassement du courant
Current overshoot amplitude	Amplitude de dépassement du courant
Time	Temps

Figure 8 – Comportement du courant de l’alimentation électrique du bus



Légende

Anglais	Français
Voltage	Tension
Voltage overshoot time	Temps de dépassement de la tension
Voltage overshoot amplitude	Amplitude de dépassement de la tension

Anglais	Français
Voltage undershoot amplitude	Amplitude de sous-dépassement de la tension
Voltage undershoot time	Temps de sous-dépassement de la tension
Time	Temps

Figure 9 – Comportement de la tension de l'alimentation électrique du bus

6.6 Exigences de cadencement de l'alimentation électrique du bus

6.6.1 Coupures de courte durée de l'alimentation électrique

Les exigences de 4.11.1 et 4.11.2 s'appliquent avec l'addition suivante:

L'alimentation électrique du bus doit interrompre le courant du bus pendant moins de 450 ms.

Cette exigence signifie que les coupures d'alimentation de courte durée ne provoquent pas une défaillance système. Cependant toute coupure de l'alimentation du bus pendant plus de 40 ms peut avoir une incidence sur les dispositifs alimentés par le bus. Par conséquent, il convient que la coupure de l'alimentation du bus n'excède pas 40 ms.

6.6.2 Comportement en court circuit

En cas de détection d'un court-circuit dont la durée dépasse le délai minimal de coupure donné dans le Tableau 15, l'alimentation électrique du bus peut s'arrêter pendant une période allant jusqu'à la période de redémarrage maximale donnée dans le Tableau 15. À chaque redémarrage, l'alimentation électrique doit activer la sortie pendant au moins le temps de reprise minimal donné dans le Tableau 15.

NOTE Une condition de défaillance système ne peut pas être causée uniquement par le comportement d'une alimentation électrique conforme à ces exigences.

Tableau 15 – Comportement de cadencement en court-circuit

	Minimum	Typique	Maximum
Délai de la coupure	600 ms		
Temps de reprise	150 ms ^a		
Période de redémarrage			15 s
^a Un temps de reprise minimal de 600 ms est recommandé.			

Dans un système, il ne doit y avoir qu'une seule alimentation électrique avec le mécanisme décrit ci-dessus.

Si une alimentation électrique du bus utilise le mécanisme décrit ci-dessus, cela doit être mentionné dans la documentation. Il est également recommandé d'indiquer l'information relative à ce mécanisme de coupure sur l'étiquette.


Les alimentations électriques du bus sans le mécanisme de coupure décrit ci-dessus doivent résister au court-circuit.

7 Structure du protocole de transmission

7.1 Généralités

Le codage des trames en avant et des trames en arrière doit être tel que décrit dans les paragraphes qui suivent. La Figure 10 donne un exemple de trame. Le bit de poids fort doit toujours être transmis en premier, immédiatement après le bit de départ. Le bit de poids faible

doit toujours être transmis en dernier, immédiatement avant l'état d'arrêt. La numérotation des bits doit toujours avoir zéro pour base. Ainsi, le bit de poids fort d'une trame de n bit doit être le bit $n-1$.



IEC

Légende

Anglais	Français
Start bit	Bit de départ
Bit	Bit
Stop condition	État d'arrêt

Figure 10 – Exemple de trame

7.2 Codage de bits

7.2.1 Codage du bit de départ et du bit d'information

Le bit de départ ainsi que les bits d'information doivent être à codage biphasé. Un "1" logique doit contenir un front montant à l'intérieur du bit codé; un "0" logique doit contenir un front descendant à l'intérieur du bit codé, comme représenté à la Figure 11.



IEC

Légende

Anglais	Français
Logical 1	"1" logique
Logical 0	"0" logique

Figure 11 – Bits à codage biphasé

Un bit de départ doit être codé comme "1" logique.

7.2.2 Codage de l'état d'arrêt

L'état d'arrêt doit être codé comme état de repos. L'état d'arrêt doit commencer au dernier front montant.

NOTE Si le dernier bit de la trame est "1" logique, l'état d'arrêt commence à l'intérieur de ce bit. Si le dernier bit de la trame est "0" logique, l'état d'arrêt commence à la fin de ce bit.

7.3 Description des trames

Une trame doit être constituée de:

- 1 bit de départ
- n bits d'information
- 1 état d'arrêt

NOTE 1 Le nombre de bits d'information n dépend du type de trame.

NOTE 2 Une trame avec n bits d'information est appelée trame de n bit.

7.4 Types de trames

7.4.1 Trame en avant de 16 bits

Une trame en avant de 16 bits doit contenir $n = 16$ bits d'information.

NOTE Ce type de trame en avant peut être utilisé pour communiquer avec l'appareillage de commande conforme à l'IEC 62386-102.

7.4.2 Trame en avant de 24 bits

Une trame en avant de 24 bits doit contenir $n = 24$ bits d'information.

NOTE Ce type de trame en avant peut être utilisé par et pour communiquer avec les dispositifs de commande conformes à l'IEC 62386-103.

7.4.3 Trame en avant réservée

Les trames avec $n = 20$ ou $n = 32$ bits d'information sont des trames en avant réservées. Elles ne doivent pas être utilisées.

7.4.4 Trame en arrière

Une trame en arrière doit contenir $n = 8$ bits d'information.

Les trames en arrière doivent être utilisées uniquement comme des réponses aux trames en avant.

7.4.5 Trames en avant propriétaires

Il existe deux types de trames en avant propriétaires:

- Les trames en avant propriétaires qui diffèrent des trames en avant définies ou réservées dans la présente norme en ce qui concerne le nombre de bits d'information. Ces trames en avant propriétaires doivent déclencher une violation de taille de trame dans les unités de bus qui ne sont pas conçues pour les interpréter.
- Les trames en avant propriétaires qui diffèrent des trames en avant définies ou réservées dans la présente norme en ce qui concerne le codage du bit de départ, du bit d'information ou de l'état d'arrêt. Ces trames en avant propriétaires doivent déclencher une violation du cadencement des bits dans les unités de bus qui ne sont pas conçues pour les interpréter.

Un émetteur qui envoie des trames en avant propriétaires doit se conformer aux exigences de cadencement de séquence de trame indiquées dans le Tableau 17.

Un émetteur à plusieurs maîtres qui envoie des trames en avant propriétaires doit se conformer aux exigences de cadencement de séquence de trame indiquées dans le Tableau 22 et doit utiliser par défaut seulement la priorité 5, jusqu'à ce qu'il soit différemment configuré.

NOTE Les trames en avant propriétaires peuvent déclencher les trames en arrière.

Un récepteur conçu pour des trames propriétaires avec $n = 8$ à $n = 15$ bits peuvent différencier ces trames des trames en arrière chevauchantes par une variété de méthodes. Néanmoins, il est recommandé d'éviter ces types de conceptions.

8 Cadencement

8.1 Cadencement de l'émetteur


8.1.1 Cadencement des bits de l'émetteur

Le cadencement des bits de l'émetteur doit se conformer aux limites indiquées dans le Tableau 16. La Figure 12 illustre une partie d'une trame typique.

NOTE 1 Cette définition du cadencement est utilisée pour l'appareillage de commande et les dispositifs de commande à un seul maître. Les dispositifs de commande à plusieurs maîtres sont soumis à des contraintes de cadencement plus strictes. Voir 8.2.5.

NOTE 2 Voir A.4 pour plus de détails sur la modification des définitions du cadencement avec le passage de l'édition 1 à l'édition 2 de la présente norme.

Indépendamment de la tension de niveau bas et de la tension de niveau haut, le cadencement est mesuré à un niveau de 8,0 V.



IEC

Légende

Anglais	Français
Voltage	Tension
Half bit	Demi-bit
Double half bit	Deux demi-bits
Time	Temps


Figure 12 – Exemple de cadencement de bits

Tableau 16 – Cadencement des bits de l'émetteur

	Minimum	Typique	Maximum
Temps d'un demi-bit $t_{\text{HIGH}}, t_{\text{LOW}}$	366,7 μs	416,7 μs	466,7 μs
Temps de deux demi-bits $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	733,3 μs	833,3 μs	933,3 μs
Temps de l'état d'arrêt T_{STOP}	2 450 μs		

8.1.2 Cadencement de séquence de trame de l'émetteur

La Figure 13 indique la durée d'établissement entre deux trames consécutives.



Légende

Anglais	Français
Settling time	Durée d'établissement
Stop condition	État d'arrêt
Start bit	Bit de départ
Bit	Bit

Figure 13 – Illustration de la durée d'établissement

En ce qui concerne la durée d'établissement, les valeurs données dans le Tableau 17 doivent s'appliquer.

NOTE Lors de la conception d'une unité de bus alimentée par le bus, la durée d'établissement minimum de l'émetteur peut être considérée comme une période pendant laquelle l'alimentation peut être tirée du bus de manière fiable.

Tableau 17 – Valeurs de la durée d'établissement de l'émetteur

	Minimum	Typique	Maximum
Durée d'établissement entre une trame en avant et une trame en arrière ^a	5,5 ms		10,5 ms
Durée d'établissement entre toute autre trame et une trame en avant	13,5 ms ^b		75,0 ms ^c
^a Un émetteur doit commencer la transmission de sa trame en arrière (s'il en existe une) dans le créneau temporel défini dans ce tableau, indépendamment du fait que tout autre émetteur a déjà commencé à transmettre une trame en arrière. La durée d'établissement observée sur le bus dépend normalement du cadencement de la première trame en arrière transmise; la durée d'établissement théorique pour les trames en arrière ultérieures peut être considérée comme un temps de retard. ^b Également applicable après que des trames en arrière chevauchantes aient causé une violation du cadencement des bits du récepteur ou une violation de taille de trame du récepteur. ^c Uniquement applicable pour les trames en avant double envoi, voir 9.3.			

8.2 Cadencement du récepteur

8.2.1 Cadencement des bits du récepteur

Un récepteur doit recevoir ou rejeter des trames selon les exigences de cadencement des bits, comme suit.

Il convient d'ignorer les impulsions et les pics de courte durée.

Pour les bits logiques commençant avec un front, le cadencement indiqué dans le Tableau 18 doit s'appliquer à la durée comprise entre ce front de départ et le front suivant. Cette période peut être le premier demi-bit d'un bit de départ, ou un état d'arrêt, ou le premier demi-bit d'un autre bit logique lorsque le précédent bit logique a la même valeur.

Le cadencement indiqué dans le Tableau 19 doit s'appliquer depuis le front à l'intérieur d'un bit logique jusqu'au bit suivant. Cette période peut être un demi-bit, deux demi-bits ou un état d'arrêt.

La Figure 14 indique dans un exemple le tableau qui est applicable à telle ou telle période de temps.

Après l'état d'arrêt minimal indiqué dans le Tableau 18 et le Tableau 19, une trame est considérée comme reçue.

NOTE 2 Pour une meilleure compréhension de cet aspect, voir 9.8.


NOTE 3 La réception d'une trame en arrière valide ne signifie pas nécessairement qu'elle a été envoyée par un seul émetteur puisque les trames en arrière peuvent se chevaucher de façon synchrone, ou presque.

Tableau 18 – Démarrage du cadencement du récepteur au début d'un bit logique

Minimum	Typique	Maximum	Description
		< 333,3 μ s	Zone grisée
333,3 μ s	416,7 μ s	500 μ s	Demi-bit
> 500 μ s		< 750 μ s	Zone grisée
750 μ s		1 400 μ s ^a 40 ms ^b	Violation du cadencement des bits
> 1 400 μ s ^a		< 2 400 μ s ^a	Zone grisée
2 400 μ s ^a			État d'arrêt
^a S'applique uniquement pour l'état de repos.			
^b S'applique uniquement pour l'état actif. L'état actif de durée supérieure à 45 ms doit être interprété comme une mise hors tension du bus.			

Tableau 19 – Démarrage du cadencement du récepteur au niveau d'un front à l'intérieur d'un bit logique

Minimum	Typique	Maximum	Description
		< 333,3 μ s	Zone grisée
333,3 μ s	416,7 μ s	500 μ s	Demi-bit
> 500 μ s		< 666,7 μ s	Zone grisée ^c
666,7 μ s	833,3 μ s	1 000 μ s	2 demi-bits
> 1 000 μ s		< 1 200 μ s	Zone grisée
1 200 μ s		1 400 μ s ^a 45 ms ^b	Violation du cadencement des bits
> 1 400 μ s ^a		< 2 400 μ s ^a	Zone grisée
2 400 μ s ^a			État d'arrêt
^a S'applique uniquement pour l'état de repos.			
^b S'applique uniquement pour l'état actif. L'état actif de durée supérieure à 45 ms doit être interprété comme une mise hors tension du bus.			
^c Si un front se produit après un temps à l'intérieur de la zone grisée, le récepteur peut conclure qu'il s'agit d'une violation du cadencement. Ceci peut être dû par exemple aux trames en arrière chevauchantes.			



Légende

Anglais	Français
Logical bits	Bits logiques
Start bit	Bit de départ
Bit	Bit
Stop condition	État d'arrêt

Figure 14 – Exemple de décision de cadencement du récepteur

8.2.2 Violation du cadencement des bits du récepteur

Si un récepteur détecte une violation du cadencement des bits, il doit rejeter la trame, sauf s'il s'agit d'une trame en arrière. Voir 8.2.5.

Après la détection d'une violation du cadencement des bits, le récepteur doit être prêt à décoder la trame suivante immédiatement après la détection d'un état d'arrêt.

NOTE Une violation du cadencement des bits du récepteur peut découler du fait que plusieurs émetteurs sont actifs, par exemple en cas de trames en arrière chevauchantes.

8.2.3 Violation de taille de trame du récepteur

Si un récepteur détecte une trame avec un certain nombre de bits d'information non pris en charge par ce récepteur, ceci doit déclencher une violation de taille de trame et la trame doit être ignorée, sauf s'il s'agit d'une trame en arrière; voir 8.2.5.

Après une violation de taille de trame, le récepteur doit être prêt à décoder la trame suivante immédiatement après la détection d'un état d'arrêt.

NOTE Une violation de taille de trame du récepteur peut découler du fait que plusieurs émetteurs sont actifs ou être provoquée par une trame en arrière propriétaire; voir 7.4.5.

8.2.4 Cadencement de séquence de trame du récepteur

Le décodage d'une nouvelle trame ne doit commencer qu'après la détection d'un état d'arrêt.

NOTE Cette exigence assure qu'une trame en avant de 24 bits par exemple n'est pas interprétée comme une trame en avant de 16 bits, lorsque le récepteur démarre lors de la transmission de la trame en avant de 24 bits.

Un récepteur doit accepter des séquences de trames avec les durées d'établissement données dans le Tableau 20.

Tableau 20 – Valeurs de la durée d'établissement du récepteur

	Minimum	Typique	Maximum	Description
Durée d'établissement entre trame en avant et trame en arrière	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms		12,4 ms	La trame doit être interprétée comme une trame en arrière.
	> 12,4 ms		< 13,4 ms	Zone grisée ^b
	13,4 ms			La trame ne doit pas être interprétée comme une trame en arrière.
Durée d'établissement entre trame en avant et trame en avant	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms			La trame doit être interprétée comme une trame en avant.
Durée d'établissement entre la première et la deuxième trames en avant des trames en avant double envoi ^c	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms		94 ms	Les trames doivent être interprétées comme des trames en avant double envoi.
	> 94 ms		< 105 ms	Zone grisée ^{c, d}
	105 ms			Les trames doivent être interprétées comme deux trames en avant séparées
Durée d'établissement entre trame en arrière et trame en avant	> 1,4 ms ^a		< 2,4 ms	Zone grisée ^b
	2,4 ms			La trame doit être interprétée comme une trame en avant.
^a À cause de la définition de l'état d'arrêt, il s'agit du temps minimal pour distinguer les trames. ^b Les trames à l'intérieur de cette zone peuvent être interprétées de multiples façons. ^c Voir 9.3. ^d Les trames dans cette zone peuvent être interprétées comme des trames en avant double envoi ou comme deux trames en avant séparées.				

8.2.5 Réception des trames en arrière

La réception d'une trame en arrière doit commencer avec le premier état actif après la trame en avant qui a déclenché la trame en arrière si ce premier état actif est détecté au cours d'une durée d'établissement de 13,4 ms au maximum.

Si cette trame déclenche une violation de taille de trame ou une violation du cadencement des bits, elle doit être interprétée comme une trame en arrière. Une telle trame peut contenir des informations qui méritent d'être traitées dans certains cas. Voir également 7.4.4 et 9.5.2.

8.3 Cadencement de l'émetteur à plusieurs maîtres

8.3.1 Cadencement des bits de l'émetteur à plusieurs maîtres

Le cadencement des bits de l'émetteur à plusieurs maîtres doit s'effectuer selon les valeurs données dans le Tableau 21. La Figure 12 illustre une partie d'une trame typique.

Indépendamment de la tension de niveau bas et de la tension de niveau haut, le cadencement est mesuré à un niveau de 8,0 V.

Tableau 21 – Cadencement des bits de l'émetteur à plusieurs maîtres

	Minimum	Typique	Maximum
Temps d'un demi-bit $t_{\text{HIGH}}, t_{\text{LOW}}$	400,0 μs	416,7 μs	433,3 μs
Temps de deux demi-bits $t_{\text{DOUBLE,LOW}}, t_{\text{DOUBLE,HIGH}}$	800,0 μs	833,3 μs	866,7 μs
Temps de l'état d'arrêt T_{STOP}	2 450 μs		

Un émetteur à plusieurs maîtres doit observer les règles d'évitement de collisions (voir 9.1.2), de détection de collisions (voir 9.1.3) et de récupération en cas de collision (voir 9.1.4).

8.3.2 Cadencement de séquence de trame de l'émetteur à plusieurs maîtres

Afin de réduire la probabilité de survenance des collisions, des priorités de trame différentes doivent être établies à l'aide de différentes durées d'établissement.

NOTE 1 L'utilisation des priorités de trame en avant est décrite dans l'IEC 62386-103.

La Figure 13 présente la durée d'établissement entre deux trames consécutives.

Concernant la durée d'établissement des trames avec des priorités différentes, les valeurs données dans le Tableau 22 doivent s'appliquer.

NOTE 2 Lors de la conception d'une unité de bus alimentée, la durée d'établissement minimum de l'émetteur peut être considérée comme une période durant laquelle l'alimentation peut être tirée du bus de manière fiable.

Tableau 22 – Valeurs de la durée d'établissement de l'émetteur à plusieurs maîtres


Durée d'établissement entre	Minimum	Typique	Maximum
Trame en avant et trame en arrière ^a	5,5 ms		10,5 ms
Toute trame et la trame en avant (priorité 1) ^b	13,5 ms	^c	14,7 ms ^d
Toute trame et la trame en avant (priorité 2) ^b	14,9 ms	^c	16,1 ms ^d
Toute trame et la trame en avant (priorité 3) ^b	16,3 ms	^c	17,7 ms ^d
Toute trame et la trame en avant (priorité 4) ^b	17,9 ms	^c	19,3 ms ^d
Toute trame et la trame en avant (priorité 5) ^b	19,5 ms	^c	21,1 ms ^d
^a Il s'agit d'un temps de retard où la trame en arrière peut commencer indépendamment des transitions intermédiaires. ^b Également applicable après que les trames en arrière chevauchantes aient causé une violation du cadencement des bits du récepteur ou une violation de taille de trame du récepteur. ^c Il est fortement recommandé qu'un émetteur à plusieurs maîtres commence sa transmission à un moment aléatoire dans les limites de la durée d'établissement minimale et maximale correspondant à la priorité voulue, puisque cela aide à éviter les collisions. Les tolérances d'horloge sont à prendre en compte. ^d Quand un émetteur à plusieurs maîtres a l'intention d'envoyer une trame avec une certaine priorité mais que la durée d'établissement maximale pour cette priorité est déjà passée, l'émetteur peut commencer sa transmission immédiatement en tenant compte des règles d'évitement de collision.			

9 Mode de fonctionnement

9.8 Traitement des trames et commandes

9.8.1 Généralités

La Figure 20 représente le débit depuis la réception des bits par l'interface du bus jusqu'à l'exécution de la commande. Les conditions d'entrée dans l'état suivant sont décrites ci-après. Le Paragraphe 9.8 ne s'applique pas nécessairement lors de l'utilisation de trames en avant propriétaire.



IEC

Figure 20 – Traitement des trames et commandes

9.8.2 Trame reçue ou rejetée

Toute trame contenant des bits valides et un état d'arrêt doit être considérée comme reçue, sinon elle doit être considérée comme rejetée.

9.8.3 Trame acceptée ou ignorée

Toute trame reçue utilisant le type de trame et le nombre de bits de données adéquats pour un récepteur particulier doit être considérée comme acceptée, sinon elle doit être considérée comme ignorée.

9.8.4 Commande acceptée ou ignorée

Le contenu de toute trame acceptée doit être analysé. Si le contenu constitue une commande, cette dernière doit être acceptée, sinon elle doit être ignorée.

NOTE L'IEC 62386-102, l'IEC 62386-103, la série IEC 62386-2xx et la série IEC 62386-3xx donne des informations plus détaillées concernant les commandes.

9.8.5 Commande exécutée ou rejetée

Toute commande acceptée doit être exécutée au cours de la durée d'établissement entre la trame dans laquelle elle a été reçue et la trame suivante possible sur le bus, sauf indication contraire explicite dans la description de la commande. L'exécution de la commande peut dépendre des ressources nécessaires.

Les commandes acceptées non exécutées sont considérées comme rejetées.

NOTE 1 La trame suivante sur le bus peut être une nouvelle commande ou la réponse à la commande reçue.

NOTE 2 Cette exigence de cadencement fait référence à la variation et à la réaction aux signaux internes d'une unité de bus. Le temps de retard entre les signaux externes et les signaux internes d'une unité de bus ne relève pas du domaine d'application de la présente norme, mais peut constituer une question de performance d'un système.

Il convient que la fréquence de rafraîchissement des variables internes (par exemple, un statut) soit telle qu'une nouvelle valeur correcte puisse être observée immédiatement après une commande qui modifie cette valeur (par exemple, une commande de configuration), sauf indication contraire explicite dans la description de la commande.

L'exécution d'une commande peut impliquer le déclenchement d'un processus qui est lui-même d'une durée supérieure à la durée d'établissement entre trames.

NOTE 3 L'exécution d'une modification de l'intensité lumineuse ("*running fade*") constitue un exemple pour un tel processus.

9.1 Évitement de collisions, détection de collisions et récupération en cas de collision

9.1.1 Généralités

L'évitement des collisions (9.1.2), la détection des collisions (9.1.3) et la récupération en cas de collision (9.1.4) s'appliquent aux émetteurs à plusieurs maîtres uniquement. Ils ne s'appliquent pas aux transmissions de réponse.

Un émetteur à plusieurs maîtres doit toujours tenter d'éviter les collisions avant d'envoyer une trame en avant.

Dans la mesure où l'on ne peut éviter les collisions dans toutes les situations, un mécanisme de détection de collisions est nécessaire. Un émetteur qui détecte une collision doit toujours annuler de façon immédiate sa propre transmission.

Si, après la détection de la collision, le signal résultant sur le bus viole les exigences de cadencement de 9.1.3, un mécanisme de récupération en cas de collision doit être appliqué.

9.1.2 Évitement des collisions

L'évitement des collisions doit être réalisé en vérifiant la durée d'établissement avant de transmettre une trame en avant. Cela implique qu'un émetteur à plusieurs maîtres ne doit pas démarrer une transmission tant que le bus n'est pas à l'état de repos.

NOTE La durée d'établissement dépend de la priorité de trame utilisée.

9.1.3 Détection des collisions

La détection des collisions doit être appliquée pendant la transmission de toute trame en avant.

Lorsque le signal résultant sur le bus indiqué dans le Tableau 24 mais n'est pas identique au signal que l'émetteur à plusieurs maîtres souhaitait transmettre, l'émetteur à plusieurs maîtres doit arrêter immédiatement sa transmission.

Lorsque l'émetteur qui a arrêté sa transmission peut garantir que le cadencement du signal créé avant l'arrêt de la transmission ne satisfait pas à l'une des zones de destruction indiquées dans le Tableau 23 et le Tableau 24, il doit retourner à l'évitement de collisions décrit en 9.1.2. L'émetteur peut reprendre sa transmission si elle demeure nécessaire. Voir aussi A.3.

Sinon, l'émetteur qui a arrêté sa transmission doit vérifier le cadencement du signal sur le bus.

- Lorsque le cadencement du signal résultant ne satisfait pas à l'une des zones de destruction indiquées dans le Tableau 23 et le Tableau 24, l'émetteur doit retourner à l'évitement des collisions décrit en 9.1.2. L'émetteur peut reprendre sa transmission si elle demeure nécessaire.

NOTE 1 Dans ce cas, la trame résultante sur le bus demeure une trame en avant valide et peut être reçue par toute unité de bus sur le bus.

- Lorsque le cadencement du signal résultant sur le bus satisfait à l'une des zones de destruction indiquées dans le Tableau 23 et le Tableau 24, l'émetteur doit suivre la méthode de récupération en cas de collision décrite en 9.1.4. Après l'étape de récupération en cas de collision, l'émetteur peut reprendre sa transmission.

NOTE 2 Dans ce cas, il y aurait un risque selon lequel un ou plusieurs dispositifs connectés au bus pourraient interpréter la trame comme contenant des données pertinentes pendant que d'autres pourraient la rejeter. Ce risque est évité en détruisant la trame et en s'assurant ainsi que tous les récepteurs la considèrent comme non valide.

**Tableau 23 – Vérification d'un bit logique,
en commençant par un front au début du bit**


Minimum	Typique	Maximum	Description
		< 100 µs	Zone grisée ^c
100 µs		356,7 µs	Zone de destruction ^a
> 356,7 µs		< 400,0 µs	Zone grisée
400,0 µs		433,3 µs	Demi-bit valide
> 433,3 µs		< 476,7 µs	Zone grisée
476,7 µs			Zone de destruction ^{a, b}
^a Les signaux à l'intérieur de la zone de destruction doivent conduire à la récupération en cas de collision décrite en 9.1.4. ^b S'applique uniquement pour l'état actif. ^c Les impulsions dans cette zone grisée peuvent être ignorées et non prises en compte dans les décisions relatives au cadencement car elles peuvent résulter du bruit.			

**Tableau 24 – Vérification d'un bit logique,
en commençant par un front à l'intérieur du bit**

Minimum	Typique	Maximum	Description
		< 100 μ s	Zone grisée ^c
100 μ s		356,7 μ s	Zone de destruction ^a
> 356,7 μ s		< 400,0 μ s	Zone grisée
400,0 μ s		433,3 μ s	Demi-bit valide
> 433,3 μ s		< 476,7 μ s	Zone grisée
476,7 μ s		723,3 μ s	Zone de destruction ^a
> 723,3 μ s		< 800,0 μ s	Zone grisée
800,0 μ s	833,3 μ s	866,7 μ s	2 demi-bits valides
> 866,7 μ s		< 943,3 μ s	Zone grisée
943,3 μ s			Zone de destruction ^{a, b}
^a Les signaux à l'intérieur de la zone de destruction doivent conduire à la récupération en cas de collision décrite en 9.1.4. ^b S'applique uniquement pour l'état actif. ^c Les impulsions dans cette zone grisée peuvent être ignorées et non prises en compte dans les décisions relatives au cadencement car elles peuvent résulter du bruit.			

Il est nécessaire de prendre en compte les temps de retard du signal de l'émetteur et du récepteur nécessaires à la vérification dans le cas des émetteurs à plusieurs maîtres. Voir A.3.

La Figure 15 indique dans un exemple le tableau qui est applicable à telle ou telle période de temps.



Légende

Anglais	Français
Logical bits	Bits logiques
Start bit	Bit de départ
Bit	Bit
Stop condition	État d'arrêt
Table	Tableau

**Figure 15 – Exemple de décision de cadencement
de la détection des collisions**

9.1.4 Récupération en cas de collision

Au démarrage du processus de récupération en cas de collision, l'émetteur à plusieurs maîtres doit forcer le bus à l'état actif pendant la durée de coupure t_{BREAK} donnée dans le Tableau 25 dans les 450 μ s au plus tard.

NOTE 1 Ceci donne lieu à la détection par toutes les unités de bus de toute violation du cadencement des bits. Tous les émetteurs à plusieurs maîtres entreront dans le processus de récupération en cas de collision.

Après la durée de coupure, l'émetteur à plusieurs maîtres doit vérifier le bus. Si le bus est à l'état actif, l'émetteur à plusieurs maîtres doit retourner à l'évitement de collisions décrit en 9.1.2. Autrement, l'émetteur à plusieurs maîtres doit également retourner à l'évitement de collisions décrit en 9.1.2, mais il doit redémarrer sa transmission d'origine avec une durée d'établissement réduite $t_{RECOVER}$.

NOTE 2 Avec cette méthode, le dernier émetteur qui libère le bus est le premier qui redémarre la transmission de sa trame en avant.

Tableau 25 – Cadencement de la récupération en cas de collision

	Minimum	Typique	Maximum
Durée de coupure t_{BREAK}	1,2 ms		1,4 ms
Temps de récupération $t_{RECOVER}$	4,0 ms	^a	4,6 ms
^a Il est fortement recommandé qu'un émetteur à plusieurs maîtres démarre sa transmission à un moment aléatoire dans l'intervalle entre le temps de récupération minimal et le temps de récupération maximal, puisque cela aide à éviter les collisions.			


Lors de l'utilisation des trames propriétaires, cette durée de coupure peut ne pas être suffisamment longue pour garantir une détection. Il convient de veiller à ce que la trame propriétaire soit encore valide, ou qu'une solution propriétaire soit en place pour ces trames.

La Figure 16 montre un exemple du mécanisme de récupération en cas de collision:

L'émetteur à plusieurs maîtres 1 détecte une collision au point A de la trame qu'il entend transmettre et force immédiatement le bus à l'état actif pendant la durée de coupure t_{BREAK} . L'émetteur à plusieurs maîtres 2 détecte à présent une collision au point B de la trame qu'il entend transmettre. Il force également le bus à l'état actif pendant la durée de coupure t_{BREAK} .

A la fin de la durée de coupure t_{BREAK} de l'émetteur à plusieurs maîtres 1, le bus est toujours à l'état actif (point C). Par conséquent, l'émetteur à plusieurs maîtres 1 entre dans l'évitement de collisions avec la durée d'établissement normale en fonction de la priorité de la trame en avant à transmettre. La durée d'établissement de l'émetteur à plusieurs maîtres 1 commence lorsque le bus retourne à l'état de repos.

A la fin de la durée de coupure de l'émetteur à plusieurs maîtres 2, le bus revient à l'état de repos (point D). Par conséquent, l'émetteur à plusieurs maîtres 2 entre dans l'évitement de collisions avec la durée d'établissement réduite $t_{RECOVER}$. En conséquence, l'émetteur 2 redémarre sa transmission pendant que l'émetteur 1 est toujours en attente de la fin de sa durée d'établissement.



Légende

Anglais	Français
Multi-master transmitter 1	Émetteur à plusieurs maîtres 1
Multi-master transmitter 2	Émetteur à plusieurs maîtres 2
Bus	Bus
Settling time of multi-master transmitter 1	Durée d'établissement de l'émetteur à plusieurs maîtres 1

Figure 16 – Exemple de récupération en cas de collision

NOTE 3 Les traces de l'émetteur à plusieurs maîtres 1 et de l'émetteur à plusieurs maîtres 2 sont présentées uniquement à des fins d'explication et ne peuvent pas être mesurées dans un système réel, où seul le signal étiqueté Bus intervient.

9.2 Transactions

Ce paragraphe doit s'appliquer uniquement aux émetteurs à plusieurs maîtres.

Les transactions ont pour objet de veiller à ce qu'une séquence de commandes envoyée par un dispositif de commande ne puisse pas être interrompue par un autre dispositif de commande.

La première trame de la transaction doit être envoyée avec la priorité 2, 3, 4 ou 5. Toutes les trames en avant restantes de la transaction doivent être envoyées avec la priorité 1. La priorité de la première trame d'une transaction doit dépendre de l'objectif premier de la transaction. Voir l'IEC 62386-103 pour plus de détails sur les priorités.

NOTE Par définition une transaction peut être constituée d'une seule trame en avant.

Sauf lors de la mise en service, il convient qu'une seule transaction ne dépasse pas une durée totale de 400 ms afin qu'au moins deux dispositifs de commande puissent avoir accès au bus dans un délai raisonnable. Il convient que la durée totale des transactions successivement transmises à partir d'un dispositif de commande unique ne dépasse pas 400 ms sans que la durée d'établissement d'au moins un émetteur à plusieurs maîtres ne dépasse la durée d'établissement maximale en ce qui concerne la priorité 5.

9.3 Trames en avant double envoi et commandes double envoi

Il est nécessaire que certaines des commandes définies dans l'IEC 62386-102, l'IEC 62386-103, la série IEC 62386-2xx et la série IEC 62386-3xx soient acceptées deux fois

dans un intervalle de temps défini avant d'être exécutées. Les dispositifs de commande doivent utiliser des trames en avant double envoi pour la transmission de ces commandes.

Un émetteur doit transmettre deux trames en avant identiques qui constituent une trame en avant double envoi:

- avec une durée d'établissement telle qu'indiquée dans le Tableau 17; voir note c dans le tableau, et
- sans aucune autre trame en avant intermédiaire.

Un émetteur à plusieurs maîtres doit transmettre deux trames en avant identiques qui forment en tant que transaction une trame en avant double envoi.

Un récepteur doit accepter deux trames en avant consécutives comme trame en avant double envoi, si toutes les conditions suivantes sont telles que:

- la durée d'établissement entre les deux trames en avant identiques est inférieure ou égale à la durée d'établissement maximale du récepteur indiquée dans le Tableau 20;
- aucun état actif ne survient entre les deux trames en avant;
- les deux trames en avant sont identiques.

Si l'une quelconque des conditions ci-dessus n'est pas remplie, le récepteur doit interpréter toutes les trames comme des trames en avant séparées. Par conséquent, la dernière trame en avant reçue dans ce contexte peut être interprétée comme la première trame en avant d'une nouvelle paire de trames en avant double envoi.

9.4 Itération des commandes

Certaines des commandes définies dans les Parties 102, 103, 2xx et 3xx de la présente série déclenchent et étendent des fonctions appropriées lorsqu'elles sont périodiquement répétées.

En plus des exigences mentionnées en 8.1 et 8.3 de la présente norme, un émetteur doit transmettre les commandes d'une itération de commandes suivant les exigences indiquées dans le Tableau 26.

NOTE Il peut y avoir d'autres trames envoyées entre les trames d'une itération de commandes.

Tableau 26 – Cadencement de l'itération des commandes de l'émetteur

	Minimum	Typique	Maximum	Description
Intervalle d'itération de commandes de l'émetteur			175 ms	Mesuré entre le dernier front montant d'une trame et le dernier front montant de la prochaine trame suivante d'une itération de commandes.

Un récepteur doit déclencher la fonction appropriée lorsque la trame de la première commande d'une itération de commandes est acceptée.

Un récepteur doit étendre la fonction concernée après chaque acceptation de la commande si la trame est reçue avant la temporisation maximale d'itération des commandes du récepteur donnée dans le Tableau 27, même si d'autres trames sont reçues dans l'itération de commandes.

Tableau 27 – Cadencement de l'itération des commandes du récepteur

	Minimum	Typique	Maximum	Description
Temporisation d'itération des commandes du récepteur ^a	12,6 ms		180 ms	Accepté comme commande d'une itération de commandes.
	> 180 ms		< 220 ms	Zone grisée
	220 ms			Rejeté comme commande d'une itération de commandes.
^a Mesuré entre le moment où une trame de l'itération des commandes a été reçue et le moment où la prochaine trame suivante a été reçue; voir 8.2.1.				

9.5 Utilisation d'une interface partagée

9.5.1 Généralités

Ce paragraphe ne s'applique qu'aux produits pour lesquels au moins deux unités logiques ou instance partagent la même interface physique.

9.5.2 Trames en arrière

L'émetteur doit transmettre une trame en arrière valide si le contenu de la trame en arrière de toutes les unités logiques est identique. La réponse NO (NON) à une requête ne doit pas être considérée comme une trame en arrière avec contenu.

Si le contenu n'est pas identique, l'émetteur doit transmettre une trame en arrière erronée, qui contient un état actif d'au moins 1 300 µs et d'au plus 2 000 µs.

NOTE Il s'agit de simuler des trames en arrière chevauchantes.

9.5.3 Trames en avant

L'émetteur doit transmettre les trames en avant générées dans l'unité de bus de manière séquentielle en tenant compte des priorités.

NOTE Il s'agit de s'assurer qu'une unité de bus ne provoque pas des collisions générées en interne.

9.6 Utilisation de plusieurs alimentations électriques du bus

La somme du courant d'alimentation maximal de l'ensemble des unités d'alimentation électrique du bus connectées au bus ne doit pas dépasser 250 mA.

Les alimentations électriques du bus ne doivent pas être connectées au bus avec une polarité inversée, cependant toutes les alimentations électriques doivent être protégées pour de tels cas.

NOTE 1 En particulier, il est nécessaire de prendre en compte la dissipation de puissance dans ce cas de câblage défectueux, puisque la tension peut être de – 22,5 V dans le cas le plus défavorable. Une diode Zener peut être utilisée.

NOTE 2 Lorsque plusieurs alimentations électriques sont utilisées, le système peut ne pas avoir assez de puissance pour continuer à fonctionner normalement en cas de défaillance de l'une des alimentations électriques.

NOTE 3 Voir également l'Article A.5.

9.7 Exécution des commandes

Une commande, après avoir été reçue comme décrit en 8.2, doit alors être exécutée au cours de la durée d'établissement entre la trame dans laquelle elle a été reçue et la trame suivante possible sur le bus, sauf indication contraire explicite dans la description de la commande.

NOTE 1 La trame suivante sur le bus peut être une nouvelle commande ou la réponse à la commande reçue.

NOTE 2 Cette exigence de cadencement fait référence à la variation des et à la réaction aux signaux internes d'une unité de bus. Le temps de retard entre les signaux externes et les signaux internes d'une unité de bus ne relève pas du domaine d'application de la présente norme, mais peut constituer une question de performance d'un système.

Il convient que la fréquence de rafraîchissement des variables internes (par exemple, un statut) soit telle qu'une nouvelle valeur correcte peut être observée immédiatement après une commande qui modifie cette valeur (par exemple, une commande de configuration), sauf indication contraire explicite dans la description de la commande.

L'exécution d'une commande peut impliquer le déclenchement d'un processus qui lui-même prend plus de temps que la durée d'établissement entre trames.

NOTE 3 L'exécution d'une modification de l'intensité lumineuse ("running fade") constitue un exemple pour un tel processus.

10 Déclaration de variables

La présente norme ne définit aucune variable pour l'appareillage de commande ou les dispositifs de commande.

11 Définition des commandes

La présente norme ne définit aucune commande pour l'appareillage de commande ou les dispositifs de commande.

12 Procédures d'essai

Vide

Annexe A **(informative)**

Informations de base pour les systèmes

A.1 Informations sur le câblage

La somme de la chute de tension résistive est l'un des facteurs limitant la taille du système. La chute de tension ΔU sur le bus doit être inférieure ou égale à 2,0 V. Elle dépend du courant d'alimentation du bus I_B et de la résistance totale R_T du câblage:

$$\Delta U = R_T \times I_B$$

La résistance totale R_T du câblage dépend de la résistance spécifique ρ des fils utilisés, de la section A des fils et de la longueur du câblage L :

$$R_T = 2 \times \rho \times \frac{L}{A}$$

NOTE 1 Pour la détermination de la résistance totale, il est nécessaire de doubler la longueur dans la mesure où il faut deux fils pour le bus, d'où la présence du facteur 2 dans la formule.

NOTE 2 La résistance spécifique dépend de la température.

Pour la chute de tension maximale autorisée de $\Delta U = 2,0$ V et le courant d'alimentation du bus maximal autorisé de $I_B = 250$ mA, la relation suivante entre la section A et la longueur du câblage L peut être dérivée des formules ci-dessus:

$$L = 4 \Omega \times \frac{A}{\rho}$$

Le Tableau A.1 présente la longueur de câble maximale L entre deux unités de bus quelconques ou deux alimentations électriques du bus quelconques pour différentes sections A du câblage, ainsi que les matériaux de câblage à différentes températures.

Tableau A.1– Longueur de câble maximale

Matériau	A en mm ²	Longueur de câble maximale L en m		
		25 °C	50 °C	75 °C
Cuivre	0,14	31	28	26
	0,50	112	102	93
	0,75	168	153	140
	1,00	224	204	187
	1,50	300 ^a	300 ^a	281
	2,00	300 ^a	300 ^a	300 ^a
	2,50	300 ^a	300 ^a	300 ^a
Aluminium	0,14	19	17	16
	0,50	68	62	57
	0,75	102	93	86
	1,00	136	125	115
	1,50	205	187	172
	2,00	273	250	230
	2,50	300 ^a	300 ^a	288
^a Les longueurs de câble de plus de 300 m ne sont pas recommandées				

A.2 Architectures de système

A.2.1 Généralités

Les architectures mentionnées dans la présente annexe sont à considérer comme des exemples. D'autres architectures sont également possibles.

A.2.2 Architecture à un seul maître


Un système de commande d'éclairage en architecture à un seul maître peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- un contrôleur d'application à un seul maître,
- au moins un appareillage de commande, et

Le Tableau A.1 donne un exemple dans lequel le contrôleur d'application à un seul maître partage l'interface physique avec l'alimentation électrique du bus.

Le contrôleur d'application à un seul maître peut être équipé des éléments suivants:

- boutons et capteurs,
- bornes de connexion aux boutons et capteurs, ou
- interfaces de communication avec d'autres systèmes de bus.



Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.1 – Exemple d'architecture à un seul maître

Dans une telle architecture de système, le contrôleur d'application à un seul maître utilise des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande.


NOTE Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386.

A.2.3 Architecture à plusieurs maîtres avec un contrôleur d'application

Un système de commande d'éclairage en architecture à plusieurs maîtres avec un contrôleur d'application peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- un contrôleur d'application à plusieurs maîtres,
- au moins un dispositif d'entrée, et
- au moins un appareillage de commande.

La Figure A.2 présente un exemple d'un système avec un contrôleur d'application à plusieurs maîtres et deux dispositifs d'entrée.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.2 – Exemple d'architecture à plusieurs maîtres avec un contrôleur d'application

Dans une telle architecture de système, le contrôleur d'application à plusieurs maîtres utilise des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande. Il peut utiliser des trames en avant de 24 bits pour configurer et commander les dispositifs d'entrée. Les dispositifs d'entrée utilisent des trames en avant de 24 bits pour transmettre des informations au contrôleur d'application.


NOTE Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386. Les commandes pour la communication entre le contrôleur d'application à plusieurs maîtres et les dispositifs d'entrée sont définies dans les Parties 103 et 3xx de l'IEC 62386.

A.2.4 Architecture à plusieurs maîtres avec plus d'un contrôleur d'application

Un système de commande d'éclairage en architecture à plusieurs maîtres avec plus d'un contrôleur d'application peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- au moins deux contrôleurs d'application à plusieurs maîtres, et
- au moins un appareillage de commande.

La Figure A.3 présente l'exemple d'un système avec deux contrôleurs d'application.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.3 – Exemple d'architecture à plusieurs maîtres avec deux contrôleurs d'application

Dans une telle architecture de système, les deux contrôleurs d'application à plusieurs maîtres utilisent des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande. Dans la mesure où plusieurs contrôleurs d'application à plusieurs maîtres contrôlent le système, il est clair que ces contrôleurs d'application à plusieurs maîtres doivent être capables de coopérer en vue d'assurer un certain niveau d'intégrité du système.

NOTE 1 Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386.


NOTE 2 Les deux contrôleurs d'application à plusieurs maîtres peuvent communiquer entre eux en utilisant les trames en avant de 24 bits.

A.2.5 Architecture à plusieurs maîtres avec un dispositif d'entrée intégré

Un système de commande d'éclairage en architecture à plusieurs maîtres avec un dispositif d'entrée intégré peut être constitué des éléments suivants:

- une alimentation électrique du bus,
- au moins un contrôleur d'application à plusieurs maîtres,
- au moins un dispositif d'entrée intégré dans un contrôleur d'application à plusieurs maîtres, et
- au moins un appareillage de commande.

La Figure A.4 présente l'exemple d'un système avec un dispositif d'entrée intégré.



IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.4 – Exemple d'architecture à plusieurs maîtres avec un dispositif d'entrée intégré

Il existe deux modes possibles de fonctionnement:

- Le contrôleur d'application à plusieurs maîtres 1 est le seul dispositif de commande qui transmet des trames en avant de 16 bits à l'appareillage de commande. Il reçoit et traite des trames en avant de 24 bits transmises par le dispositif d'entrée. Le contrôleur d'application à plusieurs maîtres 2 est désactivé dans ce cas.
- Les deux contrôleurs d'application à plusieurs maîtres transmettent des trames en avant de 16 bits à l'appareillage de commande et les deux contrôleurs d'application à plusieurs maîtres reçoivent et traitent des trames en avant de 24 bits transmises par le dispositif d'entrée. Dans la mesure où plusieurs contrôleurs d'application à plusieurs maîtres contrôlent le système, il est clair que ces deux contrôleurs d'application à plusieurs maîtres doivent être capables de coopérer en vue d'assurer un certain niveau d'intégrité du système. Le contrôleur d'application à plusieurs maîtres 2 et le dispositif d'entrée peuvent agir comme une ou comme deux unités logiques sur le bus.

NOTE 1 Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386.


NOTE 2 Les deux contrôleurs d'application à plusieurs maîtres peuvent communiquer entre eux en utilisant les trames en avant de 24 bits.

A.2.6 Architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique intégrés

Un système de commande d'éclairage en architecture à plusieurs maîtres avec un dispositif d'entrée intégré et une alimentation électrique intégrée du bus peut être constitué des éléments suivants:

- aucun ou plusieurs dispositifs d'entrée,
- au moins un dispositif d'entrée et une alimentation électrique du bus intégrés dans un contrôleur d'application à plusieurs maîtres, et
- au moins un appareillage de commande.

La Figure A.5 présente l'exemple d'un système avec un dispositif d'entrée intégré et l'alimentation électrique intégrée du bus.



Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Input device	Dispositif d'entrée
Application controller	Contrôleur d'application
Bus	Bus
Control gear	Appareillage de commande

Figure A.5 – Exemple d'architecture à plusieurs maîtres avec dispositif d'entrée et alimentation électrique du bus intégrés

Dans une telle architecture de système, le contrôleur d'application à plusieurs maîtres utilise des trames en avant de 16 bits pour transmettre des commandes à l'appareillage de commande. Il peut utiliser des trames en avant de 24 bits pour configurer et commander les dispositifs d'entrée. Les dispositifs d'entrée utilisent des trames en avant de 24 bits pour transmettre des informations au contrôleur d'application.


NOTE Les commandes des appareillages de commande sont définies dans les Parties 102 et 2xx de l'IEC 62386. Les commandes pour la communication entre le contrôleur d'application à plusieurs maîtres et les dispositifs d'entrée sont définies dans les Parties 103 et 3xx de l'IEC 62386.

A.3 Détection des collisions

La Figure A.6 présente tous les problèmes de cadencement lors de la transmission. Pour lire cette figure, commencer par la micro ligne TX (qui représente la sortie du microcontrôleur pour le circuit d'émetteur), voir ce qui se passe sur le bus et enfin voir ce qui se passe sur les micro lignes RX (qui constituent l'entrée du microcontrôleur pour recevoir et vérifier le cadencement). Tous les temps de retard possibles sont pris en compte.

Les lignes horizontales en pointillés indiquent les seuils du récepteur local utilisés pour vérifier la transmission.

Les lignes horizontales tiretées indiquent les seuils d'un récepteur distant, qui sont valides en raison de l'influence du bus. Le seuil distant maximal/minimal est de 2,0 V au-dessus/en dessous du seuil local, puisqu'une chute de tension de 2,0 V est possible sur le bus.



- ① Delay TX micro to bus. Unknown, depends on the hardware used.
- ② Delay V_{HIGH} to 11,5 V. Unknown, depends on U_{BUS} .
- ③ Fall time, t_{FALL} . Unknown, depends on transmitter, maximum 15 μs for multi-master.
- ④ Delay RX micro to bus. Unknown, depends on the hardware used.
- ⑤ Delay V_{LOW} to 4,5 V. Unknown, depends on the transmitter hardware.
- ⑥ Worst case delay TX micro to RX micro.

IEC

Légende

Anglais	Français
TX micro	Micro ligne TX
max. remote threshold	Seuil distant maximal
max. threshold	Seuil max.
min. threshold	Seuil min.
min. remote threshold	Seuil distant minimal.
Bus	Bus
RX micro (local)	Micro ligne RX (locale)
RX micro (remote)	Micro ligne RX (distante)
(1) Delay TX micro to bus. Unknown depends on the hardware used.	(1) Temps de retard micro ligne TX vers bus. Inconnu, dépend du matériel utilisé
(2) Delay V_{HIGH} to 11,5 V. Unknown, depends on U_{BUS} .	(2) Temps de retard V_{HIGH} à 11,5 V. Inconnu, dépend de U_{BUS} .
(3) Fall time, t_{FALL} . Unknown, depends on transmitter, maximum 15 μs for multi-master.	(3) Fall time, t_{FALL} . Inconnu, dépend de l'émetteur, au maximum 15 μs pour plusieurs maîtres.

Anglais	Français
(4) Delay RX micro to bus. Unknown, depends, on the hardware used.	(4) Temps de retard micro ligne RX vers bus. Inconnu, dépend du matériel utilisé
(5) Delay V_{LOW} to 4,5 V. Unknown, depends on the transmitter hardware.	(5) Temps de retard V_{LOW} à 4,5 V. Inconnu, dépend du matériel émetteur.
(6) Worst case delay TX micro to RX micro.	(6) Temps de retard le plus défavorable micro ligne TX vers micro ligne RX.

Figure A.6 – Chronogramme de détection des collisions

A.4 Explications des définitions de cadencement

A.4.1 Généralités

La présente annexe a pour objet d'expliquer la modification des définitions de cadencement de l'Édition 1 de l'IEC 62386-101 à l'IEC 62386-101, Édition 2.

A.4.2 Cadencement du récepteur

Le cadencement du récepteur reste dans, les principaux points, sans modification par rapport à l'Édition 1. Les tolérances de cadencement de 10 % ont été remplacées par des valeurs temporelles maximales et minimales absolues.

Toutes les exigences de cadencement sont données et soumises à essai à une tension de seuil fixe de 8,0 V.

A.4.3 Cadencement de l'émetteur

L'Édition 1 de l'IEC 62386-101 n'a pas défini de façon explicite le cadencement de l'émetteur. Le cadencement de l'émetteur a été seulement donné de façon implicite par le cadencement du récepteur et ses tolérances. Les définitions de cadencement appropriées pour un système à plusieurs maîtres de fonctionnement approprié n'ont pas été définies.

De même, l'influence du câblage et de la tension de seuil du récepteur sur le cadencement du signal n'a pas été pleinement prise en compte dans l'Édition 1.

L'IEC 62386-101, Édition 2 définit les cadencements à la fois pour les émetteurs à un seul maître et les émetteurs à plusieurs maîtres, en tenant compte de toutes les influences sur ces cadencements.

Sauf indication contraire, toutes les exigences de cadencement sont données pour une tension de seuil fixe de 8,0 V. Cette tension de seuil est applicable aux procédures d'essai à la fois pour les émetteurs et pour les récepteurs. Ce n'était pas le cas dans l'Édition 1.


A.4.4 Zones grisées

Les définitions dans l'Édition 1 de l'IEC 62386 n'ont pas défini de façon explicite les tolérances pour les points de décision des cadencements du récepteur.

Pour cette raison, l'IEC 62386-101, Édition 2 a introduit ce qu'on appelle les "zones grisées". L'ingénieur de conception peut mettre le point de décision à l'intérieur de cette zone grisée.

Les zones grisées garantissent que tout récepteur peut interagir avec n'importe quel émetteur, puisque les zones grisées offrent une marge de sécurité appropriée. En conséquence, les zones grisées diminuent les tolérances possibles pour les émetteurs.

La Figure A.7 illustre les influences qui sont prises en considération dans les étapes allant des exigences de cadencement du récepteur aux exigences de cadencement à plusieurs maîtres.



Légende


Anglais	Français
Receiver	Récepteur
Threshold influence	Influence du seuil
Bus influence	Influence du bus
Single master transmitter	Émetteur à un seul maître
Multi-master transmitter	Émetteur à plusieurs maîtres
Grey area	Zone grisée
Valid timing	Cadencement valide
Invalid timing	Cadencement non valide

Figure A.7 – Illustration du cadencement de l'émetteur et du récepteur

A.5 Explication du calcul de la consommation de courant maximale

A.5.1 Alimentation électrique unique du bus

Une alimentation électrique du bus est caractérisée par deux valeurs de courant, son courant d'alimentation maximal et son courant d'alimentation garanti, comme illustré sur la Figure A.8.




IEC

Légende

Anglais	Français
Bus power supply	Alimentation électrique du bus
Maximum supply current	Courant d'alimentation maximal
Guaranteed supply current	Courant d'alimentation garanti

Figure A.8 – Valeurs de courant de l'alimentation électrique du bus

Le courant d'alimentation minimal garanti est le paramètre qui assure que l'alimentation est suffisante pour l'ensemble de la demande de courant de toutes les unités de bus connectées. La Figure A.9 montre que la somme de la demande de courant de toutes les unités de bus connectées doit être inférieure ou égale au courant d'alimentation minimal garanti.



IEC

Légende

Anglais	Français
Bus unit	Unité de bus
Total bus unit demand	Demande totale des unités de bus
Bus power supply	Alimentation électrique du bus


Figure A.9 – Couverture de la demande de courant

Le courant d'alimentation maximal est limité à 250 mA, tel qu'il est décrit en 6.5.

A.5.2 Alimentations électriques multiples du bus

Lorsque la demande de courant des unités de bus connectées est supérieure au courant d'alimentation garanti d'une alimentation électrique unique du bus, au moins deux alimentations électriques du bus peuvent être utilisées. Dans ce cas, la somme de leurs courants d'alimentation garantis couvre la demande de courant du système.

On doit veiller à ce que la somme des courants d'alimentation maximums ne dépasse pas la limite de 250 mA du système. La Figure A.10 illustre la situation avec 4 alimentations électriques du bus.



Légende

Anglais	Français
250 mA system current limit	Limite de courant du système de 250 mA
Total bus unit demand	Demande totale des unités de bus
Total bus power supply	Total des alimentations électriques du bus
Bus power supply	Alimentation électrique du bus


Figure A.10 – Combinaison de 4 alimentations électriques du bus

A.5.3 Alimentations électriques redondantes du bus

Dans certains cas, une deuxième alimentation électrique du bus peut être connectée au bus pour des raisons de sécurité. Ainsi chacune d'elles est capable de couvrir à elle seule la demande totale de courant. Si une alimentation électrique est défaillante, la demande de courant peut toujours être couverte par l'alimentation électrique du bus restante.

Dans une telle configuration, il est particulièrement important de vérifier que la somme de tous les courants maximums ne dépasse pas la limite générale normative de 250 mA.

La Figure A.11 illustre la situation utilisant des alimentations électriques redondantes du bus.



Légende

Anglais	Français
250 mA system current limit	Limite de courant du système de 250 mA
Total bus unit demand	Demande totale des unités de bus
Total bus power supply	Total des alimentations électriques du bus
Bus power supply	Alimentation électrique du bus

Figure A.11 – Alimentations électriques redondantes du bus

A.6 Présentation générale des couches de communication

A.6.1 Généralités

Le Tableau A.2 présente les couches spécifiques du modèle de couche de communication OSI traitées par les différentes parties de l'IEC 62386. Les couches ISO/OSI sont définies dans la norme ISO/IEC 7498-1.

Tableau A.2 – Modèle de couche OSI de l'IEC 62386

Couche OSI	Signification	Description
7 Application	Spécifique à l'application	Partie 102: Instructions et requêtes pour l'appareillage de commande Parties 2xx: Instructions et requêtes étendues de l'application pour l'appareillage de commande Partie 103: Instructions, requêtes et messages d'événement au niveau/ pour des dispositifs de commande Parties 3xx: Instructions, requêtes et messages d'événement spécifiques aux dispositifs d'entrée
6 Présentation	Signification des codes	Partie 102: Codage d'adresses, codage d'instructions et de requêtes, codage de trames en arrière au niveau de l'appareillage de commande Partie 103: Codage d'adresses, codage d'instructions et de requêtes, codage de trames en arrière au niveau des dispositifs de commande
5 Session	Demande /réponse	Partie 102 et Partie 103: Requête (trame en avant de 16 bits / 24 bits) / Réponse (trame en arrière de 8 bits)
4 Transport	Commande de transaction	En partie pris en charge par les transactions
3 Réseau	Résolution des adresses	8 premiers bits de chaque trame en avant: Partie 102: 64 adresses courtes, 16 adresses de groupe, diffusion Partie 103: 64 adresses courtes, 32 groupes de commande, 32 groupes d'instance, 32 types d'instance, diffusion
2 Liaison de données	Sécurisation des messages	En partie pris en charge par le verrouillage de trame départ-arrêt et la longueur fixe des trames.
1 Physique	Niveau de bits	Partie 101: - niveaux de tension, temps de montée/descente, cadencement de séquence de trame, tolérances de cadencement, violations du cadencement - types de trames: trames en avant de 16 bits, trames en avant de 24 bits, trames en avant réservées de 20 bits / 32 bits, trames en arrière de 8 bits - Codage Manchester, bit de départ, état d'arrêt, violations de taille de trame - Règles d'accès au support: détection des collisions, évitement des collisions et récupération en cas de collision

A.6.2 Couche physique

La couche physique est basée sur une définition du nombre de bits prévu autorisé et sur le contrôle de Code Manchester à l'intérieur des tolérances spécifiées (Partie 101).

A.6.3 Couche liaison de données

La couche liaison de données vérifie la qualité des données reçues au niveau de la couche logique. L'IEC 62386 garantit la qualité de la liaison de données uniquement par la détection des violations du Code Manchester, les longueurs de message fixes, le verrouillage de trame départ-arrêt et le contrôle du nombre de bits. L'absence de contrôle de CRC est un compromis nécessaire pour la simplicité et l'utilisation efficace de la largeur de bande disponible.

A.6.4 Couche réseau

La couche réseau définit l'adressage logique des dispositifs. La Partie 101 définit l'adressage des trames en avant de 16 bits et la Partie 103 définit les formats d'adressage des trames en avant de 24 bits. Il est nécessaire pour une unité de bus de déterminer lequel des deux espaces d'adressage est applicable en vérifiant la longueur des trames reçues.

A.6.5 Couche transport

La couche transport assure la transmission de données. L'IEC 62386 contrôle la transmission de données au moyen des commandes de la couche session, ce qui constitue le principe de fonctionnement de ce système de communication maître-esclave.

A.6.6 Couche session

La couche session définit le mécanisme de demande/réponse (Parties 102/103).

A.6.7 Couche présentation

La couche présentation définit les catégories de format pour les données, les commandes et les commandes spéciales (Parties 102/103).

A.6.8 Couche application

La couche application définit des codes et des formats de données spécifiques aux applications (Parties 102/103/2xx/3xx).

A.7 Effets de la combinaison des versions 1 et 2.y des dispositifs

Le Tableau A.3 représente les effets consécutifs au remplacement/à l'ajout d'un dispositif d'une édition donnée (colonnes) dans un système constitué de dispositifs de la même édition (lignes), lorsque le numéro de version inférieur y se trouve dans la plage de 0 à 1.

Tableau A.3 – Effets de la combinaison des versions 1 et 2.y des dispositifs

	Système version 1	Système à un seul maître version 2.y	Système à plusieurs maîtres version 2.y
Appareillage de commande version 1	Fonctionne normalement mais le cadencement spécifié de façon incorrecte peut occasionner des difficultés	Fonctionne normalement mais le cadencement, les commandes ou le comportement nouvellement spécifiés peuvent occasionner des difficultés	Fonctionne normalement mais le cadencement, les commandes ou le comportement nouvellement spécifiés peuvent occasionner des difficultés
Dispositif de commande version 1	Fonctionne normalement mais le cadencement spécifié de façon incorrecte peut occasionner des difficultés	Le système complet se comporte comme un système à un seul maître version 1	La combinaison n'est pas possible (les contrôleurs à plusieurs maîtres ne sont pas définis dans la version 1)
Appareillage de commande version 2.y	Fonctionne normalement mais le cadencement spécifié de façon incorrecte peut occasionner des difficultés, et des problèmes mineurs peuvent survenir avec l'utilisation de bancs de données	La combinaison est possible	La combinaison est possible
Contrôleur à un seul maître version 2.y	Le système complet se comporte comme un système à un seul maître version 2.y tant que les commandes 102 de la version 1 seulement sont utilisées	La combinaison est possible	La combinaison n'est pas possible (les contrôleurs à un seul maître ne sont pas faits pour être utilisés dans des systèmes à plusieurs maîtres)
Contrôleur à plusieurs maîtres version 2.y	Le système complet se comporte comme un système à plusieurs maîtres version 2.y tant que les commandes 102 de la version 1 seulement sont utilisées	La combinaison est possible	La combinaison est possible
Alimentation électrique du bus version 1	La combinaison est possible	La combinaison est possible	La combinaison n'est pas garantie du fait du cadencement ou du comportement nouvellement spécifié
Alimentation électrique du bus version 2.y	La combinaison est possible	La combinaison est possible	La combinaison est possible

Bibliographie

CISPR 15, *Limites et méthodes de mesure des perturbations radioélectriques produites par les appareils électriques d'éclairage et les appareils analogues*

IEC 61347 (toutes les parties), *Appareillages de lampes*

IEC 61547, *Équipements pour l'éclairage à usage général – Exigences concernant l'immunité CEM*

ISO/IEC 7498-1, *Technologies de l'information – Modèle de référence de base pour l'interconnexion de systèmes ouverts (OSI) – Partie 1. Le modèle de base*

GS1 General Specification, Version 14: Jan-2014, [cited 2014-07-15] . Disponible à l'adresse:http://www.google.ch/url?sa=t&rct=j&q=&esrc=s&frm=1&source=web&cd=2&ved=0CCIQFjAB&url=http%3A%2F%2Fwww.gs1.at%2Findex.php%3Foption%3Dcom_phocadownload%26view%3Dcategory%26download%3D289%3Ags1-general-specifications-v14-en%26id%3D9%3Ags1-spezifikationen-a-richtlinien%26Itemid%3D304&ei=znm2U4PqFoP20gXXmIHgAQ&usg=AFQjCNHogaUjWXvLbyJfVJoGxgOAI63mCw

EN 50491 (toutes les parties), *Exigences générales pour systèmes électroniques pour les foyers domestiques et les bâtiments (HBES) et pour systèmes de gestion technique du bâtiment (SGTB)*

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

3, rue de Varembé
PO Box 131
CH-1211 Geneva 20
Switzerland

Tel: + 41 22 919 02 11
Fax: + 41 22 919 03 00
info@iec.ch
www.iec.ch